文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產(chǎn)品,同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天,這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化,使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能,同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求,這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù),數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天,最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來,數(shù)字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80%以上,但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上,提出了一種新的數(shù)字化調(diào)節(jié)器方案,即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì),并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐,使系統(tǒng)電路更簡單,精度更高,通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀,以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案,并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié),通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器,控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器,使電路更簡單,精度更高,通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成,采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個(gè)信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端,用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號則由單片機(jī)或電位器提供。再次,文章對各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì),并給出了具體的電路圖,同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負(fù)載電壓信號采集、負(fù)載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng),要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC,這樣就避免了高速采樣占用系統(tǒng)資源的問題,減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號做PID調(diào)節(jié),從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率,從而達(dá)到閉環(huán)控制的目的。 最后,對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試,得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方,認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間,這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反,同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下,數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對于高精度數(shù)字化電源,系統(tǒng)還有值得改進(jìn)的地方,比如改進(jìn)主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域,將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上,只要是相關(guān)的領(lǐng)域都可以采用。
標(biāo)簽: FPGA DSP 數(shù)字化 開關(guān)電源
上傳時(shí)間: 2013-06-21
上傳用戶:498732662
在傳統(tǒng)的電力電子電路中,DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比,有著顯著的優(yōu)點(diǎn),數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略,同時(shí)大大提高系統(tǒng)的可靠性和靈活性,并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動(dòng)領(lǐng)域,DC/DC變換器由于其開關(guān)頻率較高,一般其外圍功能由DSP或微處理器完成,而控制的核心,如PWM發(fā)生等大多采用專用控制芯片實(shí)現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點(diǎn),近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計(jì)及仿真,采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實(shí)現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手,根據(jù)它的物理特性,研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源,提出并分析了混雜模型設(shè)計(jì)方案,然后進(jìn)行了控制器設(shè)計(jì)。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型,并進(jìn)行仿真研究。浮點(diǎn)仿真的運(yùn)算精度與溢出問題,影響了仿真的精度。為了克服這些不足,作者采用了定點(diǎn)仿真方法,得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分,數(shù)字控制器一般由三個(gè)主要功能模塊組成:模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation:DPWM)和數(shù)字補(bǔ)償器。文中重點(diǎn)研究了DPWM和數(shù)字補(bǔ)償器,闡述了目前高頻數(shù)字控制變換器中存在的主要問題,特別是高頻狀態(tài)下DPWM分辨率較低,影響控制精度,甚至引起極限環(huán)(Limit Cycling)現(xiàn)象,對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法,該方法在不提高系統(tǒng)硬件頻率的前提下,采用軟件使DPWM的分辨率大大提高。作者還設(shè)計(jì)了兩種數(shù)字補(bǔ)償器,并進(jìn)行了分析比較,選擇了合適的補(bǔ)償算法,達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計(jì)完成后,作者使用ISE 9.1i軟件進(jìn)行了FPGA實(shí)現(xiàn)的前、后仿真,驗(yàn)證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計(jì),采用32MHz的硬件晶振實(shí)現(xiàn)了11-bit的DPWM分辨率,開關(guān)頻率達(dá)到1MHz,得到了滿意的系統(tǒng)性能,論文最后給出了仿真和實(shí)驗(yàn)結(jié)果。
標(biāo)簽: FPGA DCDC 高頻 數(shù)字
上傳時(shí)間: 2013-07-23
上傳用戶:kristycreasy
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后,以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測,隨著研究的深入和應(yīng)用的擴(kuò)大,在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景,發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展,它的功能、應(yīng)用和可靠性逐漸增加,在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊,為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高,密度也更大,其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開發(fā)成本,F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測算法入手,總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法,使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后,能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺(tái)上,達(dá)到實(shí)時(shí)的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計(jì)算,這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對檢測算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統(tǒng)成本、開發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板,在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等,通過分析可以對算法進(jìn)行細(xì)致的劃分,實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化:在Adaboost算法中,需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù),然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練,提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明,在視頻輸入輸出接入的同時(shí),人臉檢測能夠達(dá)到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽: FPGA 人臉檢測 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:大融融rr
在視頻傳輸系統(tǒng)中,最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式,通過前端圖像采集芯片輸出標(biāo)準(zhǔn)的4:2:2格式的圖像流,在XILINX公司的SPARTAN IIE芯片下壓縮,獲得了良好效果,壓縮比達(dá)到10:1。中間的各個(gè)環(huán)節(jié)同MATLAB下同等壓縮相比,除了精度上有點(diǎn)差別外,基本一致。同專用芯片相比,比專用芯片靈活得多,F(xiàn)PGA內(nèi)部全部是可編程,燒寫不同的程序便可實(shí)現(xiàn)不同的壓縮。同DSP相比,壓縮時(shí)間極大的提高,同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時(shí)間進(jìn)行比較(DCT變換消耗4224個(gè)指令,量化Z排序耗960指令,huffman編碼至少耗1400指令),假設(shè)令其采用6000系列DSP,指令周期為6ns,運(yùn)算速度為1336MIPS。壓縮一個(gè)8*8DCT塊,采用高檔的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA內(nèi)部自帶的DLL將時(shí)鐘倍頻到54M,則只需要3us.本設(shè)計(jì)同傳統(tǒng)的壓縮實(shí)現(xiàn)方式相比,在速度和靈活性上有了極大的提高。
上傳時(shí)間: 2013-04-24
上傳用戶:TI初學(xué)者
數(shù)字存儲(chǔ)示波器(DSO)上世紀(jì)八十年代開始出現(xiàn),由于當(dāng)時(shí)它的帶寬和分辨率較低,實(shí)時(shí)性較差,沒有具備模擬示波器的某些特點(diǎn),因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展,尤其是高速模/數(shù)(A/D)轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器(RAM)的發(fā)展,數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高,在工程測量中,越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz,分辨率為8Bits,實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過對具體功能和技術(shù)指標(biāo)的分析,提出了FPGA+ARM架構(gòu)的技術(shù)方案。然后,本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊,包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì),數(shù)據(jù)處理模塊軟件的設(shè)計(jì),以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上,提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上,國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500,利用其雙邊沿采樣模式(DES)實(shí)現(xiàn)對單通道1GHz的采樣速率,并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元,提高了系統(tǒng)的集成度和穩(wěn)定性。其中,F(xiàn)PGA緩沖單元完成對不同時(shí)基情況下多通道數(shù)據(jù)的抽取,處理單元完成對數(shù)據(jù)正弦內(nèi)插的計(jì)算,而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成,不僅充分利用了FPGA內(nèi)豐富的邏輯資源,而且降低了整機(jī)成本,也減少了電路規(guī)模。 最后,利用ChipscopePro工具對采樣系統(tǒng)進(jìn)行調(diào)試,并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因,提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽: FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間: 2013-07-07
上傳用戶:asdkin
可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力,如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來,先后有許多糾錯(cuò)編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而,Turbo碼迭代譯碼復(fù)雜度大,導(dǎo)致其譯碼延時(shí)大,故而在工程中的應(yīng)用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法,很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí),可支持8.2Mbps的編譯碼數(shù)掘吞吐量,而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC/PHY和PCI接口,很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明,本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn),分別介紹了編碼器和譯碼器的RTL設(shè)計(jì),還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu),使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC/0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間: 2013-04-24
上傳用戶:ziyu_job1234
8051處理器自誕生起近30年來,一直都是嵌入式應(yīng)用的主流處理器,不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性,可讓開發(fā)者自行定義部分指令,量身訂制所需的功能模塊和外設(shè)接口,而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇,可讓設(shè)計(jì)人員各取所需,實(shí)現(xiàn)更高性價(jià)比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場,因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅(qū)動(dòng)器等,越來越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。因此,本論文的根本目的就是針對如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。 本課題項(xiàng)目采用可編程技術(shù)來開發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容,我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗(yàn),發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢,較快地完成設(shè)計(jì)。在8051核模塊里,我們主要實(shí)現(xiàn)中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線,這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊,采用自下而上的方法,逐次實(shí)現(xiàn)一位的收發(fā)、一個(gè)字節(jié)的收發(fā)、一個(gè)命令的收發(fā),直至實(shí)現(xiàn)I2C的整個(gè)通信協(xié)議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來驗(yàn)證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開發(fā)的12C接口,數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時(shí)鐘頻率決定。經(jīng)測試其傳輸速率可達(dá)普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用,主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對設(shè)備溫度的實(shí)時(shí)控制。雖然該設(shè)備尚未大批量投產(chǎn),但它已成功通過PCI(PaymentCardIndustry)協(xié)會(huì)認(rèn)證。
標(biāo)簽: FPGA 8051 I2C 內(nèi)核
上傳時(shí)間: 2013-06-18
上傳用戶:731140412
隨著集成電路的設(shè)計(jì)規(guī)模越來越大,F(xiàn)PGA為了滿足這種設(shè)計(jì)需求,其規(guī)模也越做越大,傳統(tǒng)平面結(jié)構(gòu)的FPGA無法滿足實(shí)際設(shè)計(jì)需求。首先是硬件設(shè)計(jì)上的很難控制,其次就是計(jì)算機(jī)軟件面臨很大挑戰(zhàn),所有復(fù)雜問題全部集中到布局布線(P&R)這一步,而實(shí)際軟件處理過程中,P&R所占的時(shí)間比例是相當(dāng)大的。為了緩解這種軟件和硬件的設(shè)計(jì)壓力,多層次化結(jié)構(gòu)的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個(gè)邏輯單元(相對于傳統(tǒng)的單一邏輯單元),并且內(nèi)部的邏輯單元之間共享連線資源,這種結(jié)構(gòu)有利于減少芯片面積和提高布通率。與此同時(shí),F(xiàn)PGA的EDA設(shè)計(jì)流程也多了一步,那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟,該步驟既可以認(rèn)為是工藝映射的后處理,也可認(rèn)為是布局和布線模塊的預(yù)處理,這一步不僅需要考慮打包,還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁,該步驟對FPGA的性能影響是相當(dāng)大的。 本文通過研究和分析影響芯片步通率的各種因素,提出新的FPGA裝箱算法,可以同時(shí)減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù),從而達(dá)到減少布線所需的通道數(shù)。該算法和以前的算法相比較,無論從面積,還是通道數(shù)方面都有一定的改進(jìn)。算法的時(shí)間復(fù)雜度仍然是線性的。與此同時(shí)本文還對FPGA的可配置邏輯單元內(nèi)部連線資源做了分析,如何設(shè)計(jì)可配置邏輯單元內(nèi)部的連線資源來達(dá)到即減少面積又保證芯片的步通率,同時(shí)還可以提高運(yùn)行速度。 另外,本文還提出將電路分解成為多塊,分別下載到各個(gè)芯片的解決方案。以解決FPGA由于容量限制,而無法實(shí)現(xiàn)某些特定電路原型驗(yàn)證。該算法綜合考慮影響多塊芯片性能的各個(gè)因數(shù),采用較好的目標(biāo)函數(shù)來達(dá)到較優(yōu)結(jié)果。
上傳時(shí)間: 2013-04-24
上傳用戶:zhaoq123
近年來,隨著多媒體技術(shù)的迅猛發(fā)展,電子、計(jì)算機(jī)、通訊和娛樂之間的相互融合、滲透越來越多,而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案,在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中,低速處理器與專用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn),具有成本低、升級容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個(gè)運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟,因此適于硬件實(shí)現(xiàn),以降低處理器的開銷和功耗,來提高整個(gè)系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程,以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法,并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn),減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案,結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化,并在EDA環(huán)境下具體實(shí)現(xiàn),用硬件描述語言設(shè)計(jì)、綜合、仿真,且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在減小硬件資源的同時(shí)快速地實(shí)現(xiàn)了IMDCT,經(jīng)驗(yàn)證功能正確。
上傳時(shí)間: 2013-06-11
上傳用戶:亮劍2210
多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號處理領(lǐng)域。在多普勒雷達(dá)信號處理中國內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多,而對于IIR濾波器的設(shè)計(jì)研究相對較少,原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性,使得IIR濾波器在多普勒雷達(dá)數(shù)字信號處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號處理為背景,主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法;進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析,重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級結(jié)構(gòu)。在此基礎(chǔ)上,根據(jù)本文研究的多普勒雷達(dá)回波信號需要四通道處理的要求搭建軟件仿真模型,對所設(shè)計(jì)的2級4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn),給出仿真結(jié)果,并進(jìn)行了討論。 在完成2級4通道IIR多相濾波器組的軟件仿真后,利用FPGA設(shè)計(jì)平臺(tái),對該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過程中進(jìn)行了功能仿真和時(shí)序仿真兩級仿真驗(yàn)證,結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號多通道的劃分和濾波功能要求,驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。
上傳時(shí)間: 2013-04-24
上傳用戶:gongxinshiwo@163.com
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1