為了提高數(shù)字集成電路芯片的驅(qū)動能力,采用優(yōu)化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設(shè)計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設(shè)計方案。本文完成了系統(tǒng)的電原理圖設(shè)計和版圖設(shè)計,整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設(shè)計,并在一款多功能數(shù)字芯片上使用,版圖面積為1 mm×1 mm,并參與MPW(多項目晶圓)計劃流片,流片測試結(jié)果表明,在輸出負載很大時,本設(shè)計能提供足夠的驅(qū)動電流,同時延遲時間短、并占用版圖面積小。
上傳時間: 2013-10-09
上傳用戶:小鵬
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴重。 所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進了時鐘分相技術(shù)在實際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2 應(yīng)用實例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。
標簽: 時鐘 分相 技術(shù)應(yīng)用
上傳時間: 2013-12-17
上傳用戶:xg262122
磁珠由氧磁體組成,電感由磁心和線圈組成,磁珠把交流信號轉(zhuǎn)化為熱能,電感把交流存儲起來,緩慢的釋放出去。 磁珠對高頻信號才有較大阻礙作用,一般規(guī)格有100歐/100mMHZ ,它在低頻時電阻比電感小得多。電感的等效電阻可有Z=2X3.14xf 來求得。 鐵氧體磁珠 (Ferrite Bead) 是目前應(yīng)用發(fā)展很快的一種抗干擾元件,廉價、易用,濾除高頻噪聲效果顯著。 在電路中只要導線穿過它即可(我用的都是象普通電阻模樣的,導線已穿過并膠合,也有表面貼裝的形式,但很少見到賣的)。當導線中電流穿過時,鐵氧體對低頻電流幾乎沒有什么阻抗,而對較高頻率的電流會產(chǎn)生較大衰減作用。高頻電流在其中以熱量形式散發(fā),其等效電路為一個電感和一個電阻串聯(lián),兩個元件的值都與磁珠的長度成比例。 磁珠種類很多,制造商應(yīng)提供技術(shù)指標說明,特別是磁珠的阻抗與頻率關(guān)系的曲線。 有的磁珠上有多個孔洞,用導線穿過可增加元件阻抗(穿過磁珠次數(shù)的平方),不過在高頻時所增加的抑制噪聲能力不可能如預期的多,而用多串聯(lián)幾個磁珠的辦法會好些。 鐵氧體是磁性材料,會因通過電流過大而產(chǎn)生磁飽和,導磁率急劇下降。大電流濾波應(yīng)采用結(jié)構(gòu)上專門設(shè)計的磁珠,還要注意其散熱措施。 鐵氧體磁珠不僅可用于電源電路中濾除高頻噪聲(可用于直流和交流輸出),還可廣泛應(yīng)用于其他電路,其體積可以做得很小。特別是在數(shù)字電路中,由于脈沖信號含有頻率很高的高次諧波,也是電路高頻輻射的主要根源,所以可在這種場合發(fā)揮磁珠的作用。 鐵氧體磁珠還廣泛應(yīng)用于信號電纜的噪聲濾除。 以常用于電源濾波的HH-1H3216-500為例,其型號各字段含義依次為:HH 是其一個系列,主要用于電源濾波,用于信號線是HB系列;1 表示一個元件封裝了一個磁珠,若為4則是并排封裝四個的;H 表示組成物質(zhì),H、C、M為中頻應(yīng)用(50-200MHz),T低頻應(yīng)用(<50MHz),S高頻應(yīng)用(>200MHz);3216 封裝尺寸,長3.2mm,寬1.6mm,即1206封裝;500 阻抗(一般為100MHz時),50 ohm。 其產(chǎn)品參數(shù)主要有三項:阻抗[Z]@100MHz (ohm) : Typical 50, Minimum 37;直流電阻DC Resistance (m ohm): Maximum 20;額定電流Rated Current (mA): 2500. 磁珠有很高的電阻率和磁導率, 他等效于電阻和電感串聯(lián), 但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性,在高頻時呈現(xiàn)阻性,所以能在相當寬的頻率范圍內(nèi)保持較高的阻抗,從而提高調(diào)頻濾波效果。 磁珠主要用于高頻隔離,抑制差模噪聲等。
標簽: 電感
上傳時間: 2013-11-05
上傳用戶:貓愛薛定諤
德州儀器(TI)通過多種不同的處理工藝提供了寬范圍的運算放大器產(chǎn)品,其類型包括了高精度、微功耗、低電壓、高電壓、高速以及軌至軌。TI還開發(fā)了業(yè)界最大的低功耗及低電壓運算放大器產(chǎn)品選集,其設(shè)計特性可滿足寬范圍的多種應(yīng)用。為使您的選擇流程更為輕松,我們提供了一個交互式的在線運算放大器參數(shù)搜索引擎——amplifier.ti.com/search,可供您鏈接至各種不同規(guī)格的運算放大器。設(shè)計考慮因素為某項應(yīng)用選擇最佳的運算放大器所要考慮的因素涉及到多個相關(guān)聯(lián)的需求。為此,設(shè)計人員必須經(jīng)常權(quán)衡彼此矛盾的尺寸、成本、性能等指標因素。即使是資歷最老的工程師也可能會為此而苦惱,但您大可不必如此。緊記以下的幾點,您將會發(fā)現(xiàn)選擇范圍將很快的縮小至可掌控的少數(shù)幾個。電源電壓(VS)——選擇表中包括了低電壓(最小值低于2.7V)及寬電壓范圍(最小值高于5V)的部分。其余運放的選擇類型(例如精密),可通過快速查驗供電范圍欄來適當選擇。當采用單電源供電時,應(yīng)用可能需要具有軌至軌(rail-to-rail)性能,并考慮精度相關(guān)的參數(shù)。精度——主要與輸入偏移電壓(VOS)相關(guān),并分別考慮隨溫度漂移、電源抑制比(PSRR)以及共模抑制比(CMRR)的變化。精密(precision)一般用于描述具有低輸入偏置電壓及低輸入偏置電壓溫度漂移的運算放大器。微小信號需要高精度的運算放大器,例如熱電偶及其它低電平的傳感器。高增益或多級電路則有可能需求低偏置電壓。
標簽: 放大器 數(shù)據(jù)轉(zhuǎn)換器 選擇指南
上傳時間: 2013-11-25
上傳用戶:1966649934
隨著 EDA 設(shè)計的蓬勃發(fā)展,加之高速器件的大面積應(yīng)用,單板的密度越來越大,提高 PCB單板的設(shè)計效率,已經(jīng)成為我們亟待解決的問題。而 PCB 單機布線所花費的時間往往成為制約某一項目進度的瓶頸, 為大幅度提高單板整體設(shè)計效率,使用 MENTOR 公司的 ExpeditionPCB 布線器進行多人協(xié)同設(shè)計能很好地解決這個問題。而為了驗證生產(chǎn)質(zhì)量,需要在單板上添加在線測試點,如何應(yīng)用 Mentor 布線工具來自動添加測試點提高工作效率顯得尤為重要,本文就如何使用 ExpeditionPCB布線器自動添加測試點給出一些基本方法。 [關(guān)鍵詞] Mentor、測試點、提高效率
上傳時間: 2014-12-24
上傳用戶:yunfan1978
老鳥不必看了,強烈建議新手看,有很多東西很實用,都是我遇到的,并找到了相關(guān)的解決辦法。 比如:1、對線段進行角度調(diào)整,有兩種方法 2、讓大元件下面放小元件 3、多線段重合構(gòu)成覆銅效果...... 具體大家自己看
上傳時間: 2013-11-20
上傳用戶:黃蛋的蛋黃
EDA (Electronic Design Automation)即“電子設(shè)計自動化”,是指以計算機為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計語言,以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個特殊的軟件包中的一個或多個,因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進行分類,另一種是按功能進行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業(yè)軟件公司,業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商,具有良好的標準化和兼容性,適合于學術(shù)研究單位使用,但系統(tǒng)復雜、難于掌握且價格昂貴;后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計,提高資源利用率,降低功耗,改善性能,比較適合產(chǎn)品開發(fā)單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導體公司提供,基本上可以完成從設(shè)計輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化,可以加快動態(tài)調(diào)試,縮短開發(fā)周期;缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比,都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化,將硬件描述語句(通常是系統(tǒng)級的行為描述語句)翻譯成最基本的與或非門的連接關(guān)系(網(wǎng)表),導出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果,在進行較復雜的設(shè)計時,基本上都使用這些專業(yè)的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門延時、線延時等的“時序仿真”(也叫“后仿真”)。復雜一些的設(shè)計,一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入,專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長,有的綜合優(yōu)化能力突出,有的仿真模擬功能強,好在多數(shù)工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大,對綜合和仿真的要求不是很高,那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復雜系統(tǒng)的設(shè)計,則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作,集各家之所長來完成設(shè)計流程。
上傳時間: 2013-11-19
上傳用戶:wxqman
【摘要】本文結(jié)合作者多年的印制板設(shè)計經(jīng)驗,著重印制板的電氣性能,從印制板穩(wěn)定性、可靠性方面,來討論多層印制板設(shè)計的基本要求。【關(guān)鍵詞】印制電路板;表面貼裝器件;高密度互連;通孔【Key words】Printed Circuit Board;Surface Mounting Device;High Density Interface;Via一.概述印制板(PCB-Printed Circuit Board)也叫印制電路板、印刷電路板。多層印制板,就是指兩層以上的印制板,它是由幾層絕緣基板上的連接導線和裝配焊接電子元件用的焊盤組成,既具有導通各層線路,又具有相互間絕緣的作用。隨著SMT(表面安裝技術(shù))的不斷發(fā)展,以及新一代SMD(表面安裝器件)的不斷推出,如QFP、QFN、CSP、BGA(特別是MBGA),使電子產(chǎn)品更加智能化、小型化,因而推動了PCB工業(yè)技術(shù)的重大改革和進步。自1991年IBM公司首先成功開發(fā)出高密度多層板(SLC)以來,各國各大集團也相繼開發(fā)出各種各樣的高密度互連(HDI)微孔板。這些加工技術(shù)的迅猛發(fā)展,促使了PCB的設(shè)計已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設(shè)計靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟性能,現(xiàn)已廣泛應(yīng)用于電子產(chǎn)品的生產(chǎn)制造中。下面,作者以多年設(shè)計印制板的經(jīng)驗,著重印制板的電氣性能,結(jié)合工藝要求,從印制板穩(wěn)定性、可靠性方面,來談?wù)劧鄬又瓢逶O(shè)計的基本要領(lǐng)。
上傳時間: 2013-11-19
上傳用戶:zczc
對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說,產(chǎn)品的可制造性設(shè)計(Design For Manufacture,簡稱DFM)是一個必須要考慮的因素,如果線路板設(shè)計不符合可制造性設(shè)計要求,將大大降低產(chǎn)品的生產(chǎn)效率,嚴重的情況下甚至會導致所設(shè)計的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)(Through Hole Technology,簡稱THT)仍然在使用,DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用,DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關(guān)的DFM方法,這些原則從本質(zhì)上來講具有普遍性,但不一定在任何情況下都適用,不過,對于與通孔插裝技術(shù)打交道的PCB設(shè)計人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計階段排版得當可避免很多制造過程中的麻煩。(1)用大的板子可以節(jié)約材料,但由于翹曲和重量原因,在生產(chǎn)中運輸會比較困難,它需要用特殊的夾具進行固定,因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi),這樣有助于在產(chǎn)品更換時縮短調(diào)整導軌、重新擺放條形碼閱讀器位置等所導致的停機時間,而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。(2)在一個板子里包含不同種拼板是一個不錯的設(shè)計方法,但只有那些最終做到一個產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計。(3)在板子的周圍應(yīng)提供一些邊框,尤其在板邊緣有元件時,大多數(shù)自動裝配設(shè)備要求板邊至少要預留5mm的區(qū)域。(4)盡量在板子的頂面(元件面)進行布線,線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線,因為生產(chǎn)過程中都是通過板邊進行抓持,邊上的線路會被波峰焊設(shè)備的卡爪或邊框傳送器損壞。(5)對于具有較多引腳數(shù)的器件(如接線座或扁平電纜),應(yīng)使用橢圓形焊盤而不是圓形,以防止波峰焊時出現(xiàn)錫橋(圖1)。
上傳時間: 2013-11-07
上傳用戶:refent
PCB布線對PCB的電磁兼容性影響很大,為了使PCB上的電路正常工作,應(yīng)根據(jù)本文所述的約束條件來優(yōu)化布線以及元器件/接頭和某些IC所用去耦電路的布局PCB材料的選擇通過合理選擇PCB的材料和印刷線路的布線路徑,可以做出對其它線路耦合低的傳輸線。當傳輸線導體間的距離d小于同其它相鄰導體間的距離時,就能做到更低的耦合,或者更小的串擾(見《電子工程專輯》2000 年第1 期"應(yīng)用指南")。設(shè)計之前,可根據(jù)下列條件選擇最經(jīng)濟的PCB形式:對EMC的要求·印制板的密集程度·組裝與生產(chǎn)的能力·CAD 系統(tǒng)能力·設(shè)計成本·PCB的數(shù)量·電磁屏蔽的成本當采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時,尤其要注意產(chǎn)品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構(gòu)造和組裝),在許多情況下,選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
標簽: pcb 電磁兼容設(shè)計
上傳時間: 2013-11-01
上傳用戶:dddddd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1