基于fpga的高速數據采集卡設計制作
標簽： Nios USB 接口 高速數據
上傳時間： 2013-10-20
上傳用戶：suicone
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳時間： 2015-01-02
上傳用戶：妄想演繹師
現代數字信號處理從視頻擴展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點,給出了一款使用高性能FPGA、DAC以及經先進的PCB設計工具設計、仿真的高速信號處理模塊,實現了對高速信號的實時接收和處理。關鍵詞:數字信號處理; 高速電路; FPGA;設計與仿真
標簽： FPGA 高速電路 仿真
上傳時間： 2013-10-09
上傳用戶：baiom
計算機對信號進行分析和處理依賴于數據的采集，而現有的數據采集卡成本高，接口復雜，不易擴展。采用USB控制器和FPGA為核心設計系統的硬件平臺，再結合LabVIEW設計用戶應用程序、NI-VISA開發USB驅動程序，最終實現高速數據采集系統的設計。實驗結果表明，系統集成度高，結構靈活便于擴展，達到了30Mbit/s的可靠數據傳輸速度。
標簽： LabVIEW USB 2.0 高速數據
上傳時間： 2013-10-23
上傳用戶：jixingjie
提出了一種基于9/7小波的二維小波變換器的硬件設計方案.通過優化算法以及采用行列變換并行處理的方式,提高了變換器的數據吞吐量.該方案采用了流水線技術,較大地提高了硬件效率.綜合結果表明,該方案的系統時鐘可達到110 MHz,且具有高速、高吞吐量、片內存儲器小等優點.
標簽： JPEG 2000 VLSI 二維小波變換
上傳時間： 2015-01-03
上傳用戶：yangbo69
經網絡提出了一種基于蟻群聚類算法的徑向基神經網絡. 利用蟻群算法的并行尋優特征和揮發系數方法的自適應更改信息量的能力,并以球面聚類的方式確定了徑向基神經網絡中基函數的位置, 同時通過比較隱層神經元的相似性、合并相似性較為接近的2 個神經元來約簡隱含層的神經元,以達到簡化徑向
標簽： 徑向 神經網絡 網絡 算法
上傳時間： 2014-01-16
上傳用戶：saharawalker
從 IEEE 1394總線接收傳輸流，它能夠解碼包含一個視頻和一個音頻的傳輸流，并在終端顯示
標簽： IEEE 1394 總線 傳輸流
上傳時間： 2015-10-24
上傳用戶：1051290259
針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog HDL 用CPLD 設計控制時序實現了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅動程序采用DriverWorks 和Windows 驅動開發包DDK 進行開發, 具有很好的通用性和可移植性。
標簽： Verilog 9054 CPCI CPLD
上傳時間： 2013-12-24
上傳用戶：tedo811
（1）變換模塊 本模塊包含兩部分內容：利用 反變換規則將 坐標系下的兩相電流轉換成三相電流；利用間接矢量控制，得到轉子角位移，公式如下（2） 電流滯環控制器(Hysteresis current controller)模塊（3） 電壓源型逆變器(Voltage sourse inverter,VSI)模塊 （4） 變換模塊（5） 感應電機(IM)模塊 該感應電機模型是基于交流電機的電路方程、轉矩方程以及運動方程建立起來的。該仿真模塊為一個三輸入、六輸出的系統子模塊。輸入為 坐標系中定子電壓，輸出則是 坐標系中的轉子電流和轉子磁鏈，以及輸出的轉矩。（6） 電流反饋模塊（7）速度控制器模塊
標簽： 變換模塊 分 三相電流 變換
上傳時間： 2014-03-10
上傳用戶：yy541071797
基于雙嚴格對角占優的概念，針對線性方程組在求解時常用的JOR迭代方法，給出了JOR迭代矩陣 譜半徑新的上界及迭代法的收斂性準則，不僅適用于嚴格對角占優矩陣，還適用于雙嚴格對角占優矩陣類，對相 應迭代陣譜半徑的估計更精確且擴大了JOR方法收斂參數的選取范圍，并用數值例子說明了所給結果的優越性。
標簽： 對角
上傳時間： 2014-07-19
上傳用戶：lnnn30
蟲蟲下載站版權所有 京ICP備2021023401號-1
