亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

基于IEEE 1394總線的高速相機(jī)數(shù)(shù)據(jù)(jù)傳輸方案設(shè)(shè)計(jì)

  • 基于FPGA模型化設(shè)計(jì)的雷達(dá)信號(hào)

    隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用,使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法,它不僅降低了FPGA設(shè)計(jì)門檻,而且縮短了開發(fā)周期,提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢。本文針對(duì)常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn),在以下幾個(gè)方面展開研究:首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究,給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢,并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比,全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上,使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證,生成了HDL代碼,并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞:雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP

    標(biāo)簽: FPGA 模型 雷達(dá)信號(hào)

    上傳時(shí)間: 2013-07-25

    上傳用戶:zhangsan123

  • 基于TMS320C5402芯片DSK平臺(tái)的諧波測量與分析

    ·基于TMS320C5402芯片DSK平臺(tái)的諧波測量與分析

    標(biāo)簽: C5402 320C 5402 TMS

    上傳時(shí)間: 2013-06-17

    上傳用戶:gundamwzc

  • 基于Opencv與VC環(huán)境的視頻采集圖像濾波與角點(diǎn)檢測運(yùn)動(dòng)跟蹤

    ·基于Opencv與VC環(huán)境的視頻采集圖像濾波與角點(diǎn)檢測運(yùn)動(dòng)跟蹤

    標(biāo)簽: Opencv VC環(huán)境 視頻采集 圖像濾波

    上傳時(shí)間: 2013-04-24

    上傳用戶:gengxiaochao

  • 基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)

    基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn),文中有所有的源代碼,僅供參考。

    標(biāo)簽: FPGA 數(shù)字頻率計(jì)

    上傳時(shí)間: 2013-08-05

    上傳用戶:13736136189

  • 基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn):在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。

    基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn):在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。

    標(biāo)簽: FPGA CPU MIPS 控制器

    上傳時(shí)間: 2013-08-06

    上傳用戶:qw12

  • 基于Altium Designer 6.0的FPGA開發(fā)

    基于Altium Designer 6.0的FPGA開發(fā)

    標(biāo)簽: Designer Altium FPGA 6.0

    上傳時(shí)間: 2013-08-08

    上傳用戶:lbbyxmoran

  • VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)

    VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)

    標(biāo)簽: VHDL FPGA VGA 接口

    上傳時(shí)間: 2013-08-09

    上傳用戶:15071087253

  • 基于等精度測量原理的頻率計(jì)

    基于等精度測量原理的頻率計(jì),AT89S52和CPLD,有詳細(xì)注釋。測量準(zhǔn)確。

    標(biāo)簽: 等精度 測量原理 頻率計(jì)

    上傳時(shí)間: 2013-08-18

    上傳用戶:3到15

  • 基于采用分立元件設(shè)計(jì)的LC諧振放大器的設(shè)計(jì)方案

    介紹了基于采用分立元件設(shè)計(jì)的LC諧振放大器的設(shè)計(jì)方案與實(shí)現(xiàn)電路, 可用于通信接收機(jī)的前端電路,主要由衰減器、諧振放大器、AGC電路以及電源電路四部分組成。通過合理分配各級(jí)增益和多種措施提高抗干擾性,抑制噪聲,具有中心頻率容易調(diào)整、穩(wěn)定性高的特點(diǎn)。電路經(jīng)實(shí)際電路測試表明具有低功耗、高增益和較好的選擇性。

    標(biāo)簽: 分立元件 LC諧振 放大器 設(shè)計(jì)方案

    上傳時(shí)間: 2014-12-23

    上傳用戶:anng

  • 基于仿射變換模型的圖像跟蹤系統(tǒng)的實(shí)現(xiàn)

    文中設(shè)計(jì)研制了一種新型的基于仿射變換模型的實(shí)時(shí)圖像跟蹤系統(tǒng)。本跟蹤系統(tǒng)已經(jīng)通過實(shí)踐檢驗(yàn),能夠穩(wěn)定的、準(zhǔn)確的、快速的跟蹤目標(biāo)。并且系統(tǒng)有很大的升級(jí)潛力,除了能夠滿足仿射變換跟蹤的要求之外,還能適用于其他的一些算法,構(gòu)成魯棒性更強(qiáng)的圖像跟蹤系統(tǒng)。實(shí)踐證明該跟蹤系統(tǒng)性能優(yōu)于經(jīng)典的相關(guān)跟蹤系統(tǒng)。

    標(biāo)簽: 仿射變換 模型 圖像跟蹤系統(tǒng)

    上傳時(shí)間: 2013-10-12

    上傳用戶:zsjzc

主站蜘蛛池模板: 尼勒克县| 徐汇区| 吉安市| 县级市| 通榆县| 司法| 晋州市| 蒲江县| 西安市| 岑巩县| 隆德县| 平江县| 曲阳县| 桐梓县| 苍山县| 伊金霍洛旗| 临城县| 商丘市| 策勒县| 行唐县| 绥化市| 本溪市| 绵竹市| 城固县| 庆云县| 娄烦县| 贵南县| 会理县| 宣恩县| 嘉兴市| 乾安县| 滦平县| 贵港市| 鸡东县| 大英县| 温泉县| 诏安县| 纳雍县| 永川市| 油尖旺区| 吉水县|