利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
標簽： CPLD VHDL 數字邏輯 器件
上傳時間： 2013-08-11
上傳用戶：hn891122
實現USB接口功能的VHDL和verilog完整源代碼
標簽： verilog VHDL USB 接口功能
上傳用戶：yangzhiwei
用FPGA器件實現UART核心功能的一種方法.doc
標簽： FPGA UART 器件 核心
上傳時間： 2013-08-14
上傳用戶：1583060504
基于Altera的FPGA開發的基于FPGA的AD轉換功能，完全通過驗證。
標簽： FPGA Altera AD轉換
上傳用戶：zhf01y
提供stm32的flash的在線改寫燒錄功能和spi通訊
標簽： flash stm spi 32
上傳時間： 2013-08-15
上傳用戶：gundan
FPGA開發板上寫的Verilog代碼：\r\n功能是從電腦端發送一個字節，然后把它接收回來。\r\n
標簽： Verilog FPGA 開發板 代碼
上傳用戶：copu
本實驗教程選用Xilinx公司的產品X9572，與之配套的開發軟件為ISE4.1i，可進行原理圖的輸入和VHDL硬件描述語言的輸入，并且可利用Modelsim進行功能仿真和時序仿真。
標簽： Xilinx X9572 實驗教程
上傳時間： 2013-08-18
上傳用戶：sjyy1001
FPGA基本功能部件都包含其中，可以實現一般的操作，經修改可應用于普遍。
標簽： FPGA 部件
上傳用戶：gxf2016
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標簽： 3DES FPGA 加密算法 算法
上傳時間： 2013-08-20
上傳用戶：HGH77P99
蟲蟲下載站版權所有 京ICP備2021023401號-1
<ul id="awwme"></ul>
