基于CPLD的多功能信號發(fā)生器設(shè)計.PDF
標(biāo)簽： CPLD 多功能 信號發(fā)生器
上傳時間： 2013-09-02
上傳用戶：lnnn30
一個很好的VHDL實現(xiàn)的功能模塊程序,希望你可以用的上!
標(biāo)簽： VHDL 模塊 程序
上傳用戶：gxy670166755
是關(guān)于FPGA/URT原理的一個詳細(xì)描述.而且里面還有DDAIII實驗箱的URT驅(qū)動實現(xiàn).
標(biāo)簽： FPGA URT
上傳時間： 2013-09-03
上傳用戶：xcy122677
利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能
標(biāo)簽： VHDL crc 語言 編寫
上傳用戶：王慶才
這是一個用MAX+PLUSII開發(fā)FPGA（1K30器件）開發(fā)的李沙育圖形發(fā)生器（硬件描述語言部分）。
標(biāo)簽： PLUSII FPGA 1K30 MAX
上傳用戶：zhyfjj
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
CPLD數(shù)字電路設(shè)計硬件描述語言一例+一本經(jīng)典教材，入門專用
標(biāo)簽： CPLD 數(shù)字 電路設(shè)計 硬件描述語言
上傳用戶：as275944189
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細(xì)的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
Altium Designer 6.0的高級功能介紹與教學(xué)，非常實用
標(biāo)簽： Designer Altium 6.0
上傳時間： 2013-09-10
上傳用戶：tzl1975
一款很好的protel設(shè)計小工具增強(qiáng)了protel99的鼠標(biāo)功能，是電路設(shè)計的好幫手
標(biāo)簽： protel 99 鼠標(biāo)
上傳時間： 2013-09-11
上傳用戶：ming529
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
