目的是利用嵌入在Xilinx FPGA中的MicroBlaze核實(shí)現(xiàn)基于AXI總線的雙核嵌入式系統(tǒng)設(shè)計(jì)以及共享實(shí)現(xiàn)LED燈的時控.
標(biāo)簽: MicroBlaze SoPC AXI 總線
上傳時間: 2014-12-30
上傳用戶:stewart·
通過對EFI技術(shù)研究,結(jié)合目前使用的雙核處理器設(shè)計(jì)了一種安全性更高的加密文件系統(tǒng)。該系統(tǒng)將加解密操作轉(zhuǎn)移到同操作系統(tǒng)隔離的EFI系統(tǒng)中,由設(shè)計(jì)的EFI Agent完成,滿足系統(tǒng)安全性需要。
標(biāo)簽: EFI 雙核處理器 加密 文件系統(tǒng)
上傳用戶:moshushi0009
1.1 概述恩智浦半導(dǎo)體推出其第二代車載網(wǎng)絡(luò)LIN核的系統(tǒng)基礎(chǔ)芯片(SBC)UJA1079TW產(chǎn)品,實(shí)現(xiàn)了性能、功耗以及電子控制單元(ECU)成本的優(yōu)化,惠及車身控制模塊、車內(nèi)溫度控制、座椅控制、電動助力轉(zhuǎn)向(EPS)、自適應(yīng)照明、雨量/光強(qiáng)傳感器、泊車輔助及傳輸模塊等廣泛的車載應(yīng)用。UJA1079TW支持車載網(wǎng)絡(luò)互聯(lián)應(yīng)用,這些應(yīng)用通過使用LIN作為本地總線來控制電源和傳感器設(shè)備。
標(biāo)簽: TW-LIN 1079 UJA
上傳時間: 2013-10-12
上傳用戶:chongchongsunnan
恩智浦半導(dǎo)體推出其第二代車載網(wǎng)絡(luò)CAN核的系統(tǒng)基礎(chǔ)芯片(SBC)UJA1076TW產(chǎn)品,實(shí)現(xiàn)了性能、功耗以及電子控制單元(ECU)成本的優(yōu)化,惠及車身控制模塊、車內(nèi)溫度控制、座椅控制、電動助力轉(zhuǎn)向(EPS)、自適應(yīng)照明、雨量/光強(qiáng)傳感器、泊車輔助及傳輸模塊等廣泛的車載應(yīng)用。UJA1076TW支持車載網(wǎng)絡(luò)互聯(lián)應(yīng)用,這些應(yīng)用通過使用高速CAN作為主網(wǎng)絡(luò)接口來控制電源和傳感器設(shè)備。UJA1076TW SBC產(chǎn)品集成以下功能器件:
標(biāo)簽: 1076 UJA CAN TW
上傳時間: 2014-01-14
上傳用戶:2467478207
介紹了SoPC(System on a Programmable Chip)系統(tǒng)的概念和特點(diǎn),給出了基于PLB總線的異步串行通信(UART)IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證,證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。
標(biāo)簽: SOPC IP核 異步串行通信
上傳時間: 2013-11-12
上傳用戶:894448095
多維多選擇背包問題(MMKP)是0-1背包問題的延伸,背包核已經(jīng)被用來設(shè)計(jì)解決背包問題的高效算法。目的是研究如何獲得一種背包核,并以此高效處理多維多選擇背包問題。首先給出了一種方法確定MMKP的核,然后闡述了利用核精確解決MMKP問題的B&B算法,列出了具體的算法步驟。在分析了算法的存儲復(fù)雜度后,將算法在各種實(shí)例上的運(yùn)行效果與目前解決MMKP問題的常用算法的運(yùn)行效果進(jìn)行了比較,發(fā)現(xiàn)本文的算法性能優(yōu)于以往任何算法。
標(biāo)簽: MMKP 算法研究
上傳時間: 2013-11-20
上傳用戶:wangw7689
IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有兩個文件對我們比較有用,假設(shè)生成了一個 asyn_fifo 的核,則asyn_fifo.veo 給出了例化該核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是該核的行為模型,主要調(diào)用了 xilinx 行為模型庫的模塊,仿真時該文件也要加入工程。(在 ISE中點(diǎn)中該核,在對應(yīng)的 processes 窗口中運(yùn)行“ View Verilog Functional Model ”即可查看該 .v 文件)。如下圖所示。
標(biāo)簽: modelsim 仿真 IP核 仿真庫
上傳時間: 2013-10-20
上傳用戶:lingfei
定制簡單LED的IP核的設(shè)計(jì)源代碼
標(biāo)簽: LED 定制 IP核 源代碼
上傳時間: 2013-10-19
上傳用戶:gyq
QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者:雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1:打開QuartusII,選擇File—New Project Wizard,創(chuàng)建新工程,出現(xiàn)圖示對話框,點(diǎn)擊Next;
標(biāo)簽: Quartus RAM IP核 雙端口
上傳時間: 2013-10-18
上傳用戶:909000580
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
標(biāo)簽: FPGA GPIB 接口 IP核
上傳用戶:wudu0932
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1