亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

信息技術(shù)(shù)算法

  • 基于DSP的移動機(jī)器人控制系統(tǒng)設(shè)計(jì)與避障算法的實(shí)現(xiàn).rar

    移動機(jī)器人是機(jī)器人研究領(lǐng)域中重要的一個分支,智能移動機(jī)器人集人工智能、智能控制、信息處理、圖象處理、檢測與轉(zhuǎn)換等專業(yè)技術(shù)為一體,跨計(jì)算’機(jī)、自動控制、機(jī)械、電子等多學(xué)科,成為當(dāng)前智能機(jī)器人研究的重點(diǎn)之一。路徑規(guī)劃是移動機(jī)器人研究的一個基本而又極其重要的課題。靈活有效的路徑規(guī)劃算法能夠幫助機(jī)器人適應(yīng)各種復(fù)雜的環(huán)境,大大提高機(jī)器人的應(yīng)用領(lǐng)域,尤其是使移動機(jī)器人具備自動識別環(huán)境的能力,能在未知環(huán)境下完成一定的工作。 本文的主要任務(wù)是以LEGO Technic組件為本體,重新設(shè)計(jì)一個控制器,并據(jù)此研究移動機(jī)器人的避障和路徑規(guī)劃策略。為滿足移動機(jī)器人避障的實(shí)時性、準(zhǔn)確性要求,需要有一個功能完善的硬件平臺,實(shí)現(xiàn)信息采集、處理以及避障的策略。本文設(shè)計(jì)了一套移動機(jī)器人控制器,該控制器以DSP TMS320F2407A為核心,輔之以相應(yīng)的外圍電路、傳感器、人機(jī)交互、串行通信和電源等模塊。車體動力學(xué)實(shí)驗(yàn)及避障實(shí)驗(yàn)結(jié)果驗(yàn)證了本文所設(shè)計(jì)的控制器的性能。 在對移動機(jī)器人的避障策略的研究過程中,采用了基于虛擬力場法的位置閉環(huán)控制方法,這種方法簡化了傳統(tǒng)避障方法的數(shù)學(xué)運(yùn)算過程,提高了機(jī)器人對障礙物的反應(yīng)速度。最后,設(shè)計(jì)了一套實(shí)驗(yàn)系統(tǒng),進(jìn)行相應(yīng)的避障方法實(shí)驗(yàn)。結(jié)果表明,所設(shè)計(jì)的控制器能夠完成基本的實(shí)時避障功能。

    標(biāo)簽: DSP 移動機(jī)器人 控制系統(tǒng)設(shè)計(jì)

    上傳時間: 2013-06-30

    上傳用戶:gdgzhym

  • 全數(shù)字超聲診斷系統(tǒng)部分核心算法的FPGA實(shí)現(xiàn).rar

    60年代初,國際上首次將B超診斷儀應(yīng)用于臨床診斷,40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號處理及計(jì)算機(jī)技術(shù)的發(fā)展,目前國際上先進(jìn)水平的超聲診斷設(shè)備幾乎每一個環(huán)節(jié)都包含著數(shù)字信號處理的內(nèi)容,研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點(diǎn),可用數(shù)字硬件電路來實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時處理。 @@ 本文從超聲診斷原理入手,在對超聲診斷系統(tǒng)中的幾個關(guān)鍵技術(shù)進(jìn)行分析的基礎(chǔ)上,重點(diǎn)研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號處理部分的兩個核心算法。以FPGA芯片為載體,在Quartus Ⅱ平臺中采用Verilog HDL語言進(jìn)行編程并仿真驗(yàn)證,分別實(shí)現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標(biāo)變換兩個模塊的功能。另外,采用Verilog HDL語言對應(yīng)用于圖像顯示模塊的SPI接口進(jìn)行了編程設(shè)計(jì),編譯下載至FPGA中,最終實(shí)現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號處理解決方案,具有高速度、高精度、高集成度、便攜的特點(diǎn),為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞:超聲診斷系統(tǒng);FPGA;數(shù)字FIR濾波器;CORDIC算法;SPI總線

    標(biāo)簽: FPGA 全數(shù)字 超聲診斷系統(tǒng)

    上傳時間: 2013-07-07

    上傳用戶:hxy200501

  • H264幀間預(yù)測算法研究與FPGA設(shè)計(jì).rar

    隨著數(shù)字化技術(shù)的飛速發(fā)展,數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù),視頻通信需要占用更多的帶寬資源,因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸,視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善,但相對與快速增長的視頻業(yè)務(wù)而言,網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月,新一代視頻壓縮標(biāo)準(zhǔn)H.264/AVC的推出,使視頻壓縮研究進(jìn)入了一個新的層次。H.264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法,與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺感知質(zhì)量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網(wǎng)絡(luò)友好性。然而,高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價的,H.264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H.263的3倍,所以在實(shí)際應(yīng)用中必須對其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H.264標(biāo)準(zhǔn)的研究背景,分析了國內(nèi)外H.264硬件系統(tǒng)的研究現(xiàn)狀,并介紹了本文的主要工作。 @@ 接著對H.264編碼標(biāo)準(zhǔn)的理論知識、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對H.264塊匹配運(yùn)動估計(jì)算法進(jìn)行研究,對經(jīng)典的塊匹配運(yùn)動估計(jì)算法通過對比分析,三步、二維等算法在搜索效率上優(yōu)于全搜索算法,而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運(yùn)動估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn),提出改進(jìn)的塊匹配運(yùn)動估計(jì)全搜索算法。本文基于對數(shù)據(jù)流的分析,對硬件尋址進(jìn)行了研究。通過一次完整的全搜索數(shù)據(jù)流分析,改進(jìn)的塊匹配運(yùn)動估計(jì)算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運(yùn)動估計(jì)模塊進(jìn)行了研究。首先對運(yùn)動估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分;然后對每個子模塊進(jìn)行設(shè)計(jì)和仿真和對整個運(yùn)動估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞:H.264;FPGA;QuartusⅡ;幀間預(yù)測;運(yùn)動估計(jì);塊匹配

    標(biāo)簽: H264 FPGA 幀間預(yù)測

    上傳時間: 2013-04-24

    上傳用戶:zttztt2005

  • GPS接收機(jī)捕獲跟蹤算法研究及FPGA設(shè)計(jì).rar

    全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng),具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能,能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時間信息。因此,GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機(jī),而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù),同時也是一個技術(shù)難點(diǎn)。在GPS接收機(jī)中,導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ),為了得到導(dǎo)航電文必須要對GPS信號進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù),并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機(jī)工作原理,對GPS信號調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述,重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論,重點(diǎn)研究時域滑動相關(guān)捕獲方法,深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器,并在此平臺上,對GPS信號時域滑動相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號跟蹤技術(shù),系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面,選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán),并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進(jìn)行MATLAB仿真,結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求,并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架,對算法中各個模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明,包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì),并給出了仿真結(jié)果。 @@關(guān)鍵詞:GPS接收機(jī);捕獲;跟蹤;MATLAB仿真:FPGA

    標(biāo)簽: FPGA GPS 接收機(jī)

    上傳時間: 2013-06-16

    上傳用戶:jacking

  • 基于FPGA的快速路由查找算法研究及實(shí)現(xiàn).rar

    現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展,越來越多的通信需要IP路由查找;同時光纖技術(shù)的發(fā)展,使得比特速率達(dá)到了20Gbps,路由技術(shù)成了整個通信系統(tǒng)的瓶頸,迫切需要一種具有高查找性能,低成本的路由算法,能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上,實(shí)現(xiàn)了雙分支并行,每個分支流水查找的16-8-8路由算法。該算法由三級表構(gòu)成,長度小于16的前綴通過擴(kuò)展成為長度16的前綴存儲在第一級表中;長度小于24位的前綴通過擴(kuò)展成為長度24的前綴存儲在前兩級表中;長度大于24的前綴則通過專門的存儲空間進(jìn)行存儲。將IP路由的二維查找轉(zhuǎn)化為一維精確查找,每次查找最多訪問存儲器3次,就可以查得下一跳的路由信息。使用Verilog語言實(shí)現(xiàn)了本文提出的算法,并對算法進(jìn)行了功能仿真。為了實(shí)現(xiàn)低成本,該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實(shí)現(xiàn)。 功能仿真表明本文設(shè)計(jì)的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。

    標(biāo)簽: FPGA 路由 查找算法

    上傳時間: 2013-04-24

    上傳用戶:金宜

  • 基于FPGA的加密算法的研究與實(shí)現(xiàn).rar

    在幾乎所有現(xiàn)代通訊和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域中,安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展,對安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制,且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟,但由于它的計(jì)算復(fù)雜性大,所以在具體實(shí)現(xiàn)上還需要進(jìn)一步研究。實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng),對于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價值,相信超橢圓曲線密碼系統(tǒng)將會有更好的應(yīng)用前景。 對于密碼系統(tǒng),我們希望它占用的空間更少,實(shí)現(xiàn)的時間更短,安全性更高。論文研究超橢圓曲線密碼中的加密算法,對主要算法進(jìn)行實(shí)現(xiàn)比較并提出軟硬協(xié)調(diào)思想實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語言進(jìn)行了實(shí)現(xiàn),并對它們的結(jié)果進(jìn)行對比,重點(diǎn)在于對并行度不同的串并混合算法進(jìn)行實(shí)現(xiàn)比較,找到面積和速度的最佳結(jié)合點(diǎn)。通過對算法的實(shí)現(xiàn)和比較,發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實(shí)際中協(xié)調(diào)性并不是很好,最終得出結(jié)論,在所做實(shí)驗(yàn)的四種情況中,面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語言進(jìn)行實(shí)現(xiàn)比較,找到單獨(dú)實(shí)現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法),為軟硬協(xié)調(diào)實(shí)現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實(shí)現(xiàn)超橢圓曲線系統(tǒng)的思想,并對整個系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析,將標(biāo)量乘算法,除子算法和多項(xiàng)式環(huán)算法劃分到軟件部分,并對其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹,將有限域算法歸于硬件部分并對其進(jìn)行了簡單描述。在最后對全文進(jìn)行總結(jié),提出進(jìn)一步需要開展的工作。

    標(biāo)簽: FPGA 加密 法的研究

    上傳時間: 2013-04-24

    上傳用戶:zl123!@#

  • LDPC編碼算法研究及其FPGA實(shí)現(xiàn).rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗(yàn)矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發(fā)現(xiàn),故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農(nóng)限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點(diǎn)。 LDPC碼的奇偶校驗(yàn)矩陣呈現(xiàn)稀疏性,其譯碼復(fù)雜度與碼長成線性關(guān)系,克服了分組碼在長碼長時所面臨的巨大譯碼計(jì)算復(fù)雜度問題,使長編碼分組的應(yīng)用成為可能。而且由于校驗(yàn)矩陣的稀疏特性,在長的編碼分組時,相距很遠(yuǎn)的信息比特參與統(tǒng)一校驗(yàn),這使得連續(xù)的突發(fā)差錯對譯碼的影響不大,編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法,特別是準(zhǔn)循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法,并在此基礎(chǔ)上采用貪婪算法對RU算法進(jìn)行了改進(jìn)。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實(shí)現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計(jì)過程中,為節(jié)省資源、提高速度,在向量存儲時采用稀疏矩陣技術(shù),在向量相加時采用通過奇校驗(yàn)直接判定結(jié)果的方法,在向量乘法中,采用了前向迭代方法,避開了復(fù)雜的矩陣求逆運(yùn)算。結(jié)果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達(dá)到120MHz,數(shù)據(jù)吞吐率達(dá)到33Mb/s,功能上也滿足編碼器的要求。

    標(biāo)簽: LDPC FPGA 編碼

    上傳時間: 2013-06-09

    上傳用戶:66wji

  • 衛(wèi)星導(dǎo)航接收機(jī)中長碼直捕算法研究與FPGA實(shí)現(xiàn).rar

    衛(wèi)星導(dǎo)航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運(yùn)輸工具提供導(dǎo)航定位服務(wù)。它能夠軍民兩用,戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機(jī),則無論身處陸地、海上還是空中,都能收到衛(wèi)星發(fā)出的特定信號。接收機(jī)選取至少四顆衛(wèi)星發(fā)出的信號進(jìn)行分析,就能確定接收機(jī)持有者的位置。 GPS導(dǎo)航定位接收機(jī)的理論基礎(chǔ)即是擴(kuò)頻通信理論,擴(kuò)頻通信技術(shù)與常規(guī)的通信技術(shù)相比,具有低截獲率,強(qiáng)抗噪聲,抗干擾性,具有信息隱蔽和多址通信等特點(diǎn),目前己從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展,成為進(jìn)入信息時代的高新技術(shù)通信傳輸方式之一。擴(kuò)頻通信技術(shù)中,最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng),本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號的捕獲上一般使用兩種方法:順序捕獲方法(時域法,基于大規(guī)模并行相關(guān)器)和并行捕獲方法(頻域法,基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術(shù)的原理,并給出了它們的優(yōu)缺點(diǎn)。 本文第三章對長碼的直接捕獲進(jìn)行了深入的研究,基于對國內(nèi)外相關(guān)文獻(xiàn)中長碼直捕方法的分析與對比,并且結(jié)合在實(shí)際過程中硬件資源需求的考慮,應(yīng)用了基于分段補(bǔ)零循環(huán)相關(guān)和FFT搜索頻偏的直捕方法。此方法大大減少了計(jì)算量,加快了信號捕獲的速度。本方法利用FFT實(shí)現(xiàn)接收信號與本地長碼的并行相關(guān),同時完成頻偏的搜索,將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索,從而能快速實(shí)現(xiàn)長碼捕獲。 GPS信號十分微弱,靈敏度低,在戰(zhàn)場環(huán)境下,GPS接收機(jī)會面臨各種人為的干擾。如何從復(fù)雜的干擾信號中實(shí)現(xiàn)對GPS信號的捕獲,即抗干擾技術(shù)的研究,是GPS也是本文研究一個的方面。第四章即研究了GPS接收機(jī)干擾抑制算法,在強(qiáng)干擾環(huán)境下,需要借助信號處理技術(shù)在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力,以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機(jī)長碼捕獲以及干擾抑制的FPGA實(shí)現(xiàn)方案,并對各主要子模塊進(jìn)行了詳細(xì)地分析。基本型接收機(jī)中長碼捕獲采用頻域方法,選用Altera StratixⅡ EP2S180芯片實(shí)現(xiàn);抗干擾型接收機(jī)中選用Xilinx xc4vlx100芯片。實(shí)現(xiàn)了各模塊的單獨(dú)測試和整個系統(tǒng)的聯(lián)調(diào),通過聯(lián)調(diào)驗(yàn)證,本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲,可以應(yīng)用于GPS接收機(jī),監(jiān)測站接收機(jī)的同步等,對我國自主研發(fā)導(dǎo)航定位接收機(jī)也有重大的現(xiàn)實(shí)及經(jīng)濟(jì)意義。

    標(biāo)簽: FPGA 衛(wèi)星導(dǎo)航 接收機(jī)

    上傳時間: 2013-06-18

    上傳用戶:wang5829

  • Adaboost算法的VLSI設(shè)計(jì)研究和FPGA實(shí)現(xiàn).rar

    隨著計(jì)算機(jī)科學(xué)在人機(jī)交互領(lǐng)域的極大發(fā)展,作為人臉信息處理中的一項(xiàng)關(guān)鍵技術(shù),人臉檢測現(xiàn)在已經(jīng)成為模式識別,計(jì)算機(jī)視覺和人機(jī)交互領(lǐng)域不可缺少的一部分。但是,人臉檢測算法存在計(jì)算量大、速度慢等缺點(diǎn)。軟件實(shí)現(xiàn)方式無法達(dá)到實(shí)時處理要求,而現(xiàn)有的硬件實(shí)現(xiàn)需要占用大量硬件資源。 本文針對現(xiàn)有人臉檢測硬件實(shí)現(xiàn)的缺點(diǎn),通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析,提出了雙流水線硬件檢測架構(gòu):掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗(yàn)證成功,達(dá)到實(shí)時檢測的標(biāo)準(zhǔn)。具體工作和創(chuàng)新點(diǎn)包括如下幾點(diǎn): 介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中,詳細(xì)介紹了Adaboost算法。 對現(xiàn)有的結(jié)構(gòu)進(jìn)行詳細(xì)分析。指出現(xiàn)有各架構(gòu)的缺點(diǎn),即資源占用多,檢測速度慢。針對這兩個問題,本文提出了一個適合嵌入式應(yīng)用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu),詳細(xì)說明了該架構(gòu)的工作原理,并在該架構(gòu)基礎(chǔ)上,通過加入預(yù)測加載技術(shù),進(jìn)一步提高檢測速度。隨后,采用存儲器訪問效率,架構(gòu)內(nèi)部存儲單元大小,檢測時間長短,運(yùn)算單元數(shù)量四個標(biāo)準(zhǔn),詳細(xì)比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別,顯示出新架構(gòu)的優(yōu)勢。 基于提出的架構(gòu),給出了Adaboost人臉檢測系統(tǒng)的VLSI實(shí)現(xiàn)方案。本文中,采用自頂向下的設(shè)計(jì)方法將人臉檢測系統(tǒng)分成若干個子模塊,然后對每個子模塊進(jìn)行詳細(xì)的設(shè)計(jì)和說明,給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實(shí)現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗(yàn)證。FPGA驗(yàn)證結(jié)果表明對于QCIF分辨率的視頻圖像,人臉檢測系統(tǒng)能夠達(dá)到50fps的檢測速度,滿足實(shí)時檢測的要求。

    標(biāo)簽: Adaboost VLSI FPGA

    上傳時間: 2013-06-15

    上傳用戶:1193169035

  • 基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實(shí)現(xiàn).rar

    H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn),在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺質(zhì)量前提下,H.264/AVC比H.263和MPEG-4節(jié)約了50%的碼率。但H.264獲得優(yōu)越性能的代價是計(jì)算復(fù)雜度的增加,據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍,因此很難應(yīng)用于實(shí)時視頻處理領(lǐng)域。針對這一現(xiàn)狀,業(yè)內(nèi)做了大量的研究工作,力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動估計(jì)方面,國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上,分析了H.264幀內(nèi)編碼, 幀間編碼及變換,量化技術(shù)的原理及特點(diǎn),提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法,通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息,累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖,以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測模式選擇算法方面進(jìn)行了改進(jìn)研究:按順序?qū)Σ煌愋瓦M(jìn)行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數(shù)量的同時,結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明:改進(jìn)算法相對與原來算法能夠節(jié)省很多的編碼時間(平均下降了49.3%),但帶來的圖像質(zhì)星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數(shù)DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點(diǎn)數(shù)據(jù)做一次變換,只需通過8×8次加法和2×8次移位運(yùn)算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程,并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低,周期短,設(shè)計(jì)方法靈活等優(yōu)點(diǎn),具有廣闊的市場應(yīng)用前景。 仿真表明,通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實(shí)現(xiàn)實(shí)時編碼。

    標(biāo)簽: FPGA 264 編解碼

    上傳時間: 2013-07-18

    上傳用戶:zukfu

主站蜘蛛池模板: 和顺县| 齐河县| 临湘市| 六安市| 宣城市| 祁东县| 宣汉县| 北票市| 西安市| 张掖市| 高碑店市| 乌兰浩特市| 玉门市| 师宗县| 长沙县| 凤城市| 武穴市| 正阳县| 涞源县| 措美县| 福鼎市| 荣成市| 通许县| 延川县| 肃北| 涡阳县| 富蕴县| 句容市| 改则县| 河源市| 浮梁县| 正蓝旗| 屯门区| 邵阳县| 威信县| 冀州市| 垦利县| 类乌齐县| 江陵县| 博白县| 辉南县|