基于SIMetrix-Simplis的電源芯片TL494建模仿真
標(biāo)簽： 電源
上傳時間： 2022-03-16
上傳用戶：slq1234567890
基于saber2007仿真的移相全橋DC-DC變換器，單路原理圖，使用UC3875芯片.zip
標(biāo)簽： DC-DC變換器
上傳時間： 2022-06-28
上傳用戶：
勵磁調(diào)節(jié)系統(tǒng)是同步發(fā)電機(jī)的重要組成部分，對同步發(fā)電機(jī)乃至電力系統(tǒng)的安全穩(wěn)定運(yùn)行有著重要影響。隨著電力系統(tǒng)規(guī)模的不斷增大，系統(tǒng)結(jié)構(gòu)和運(yùn)行方式日趨復(fù)雜，對同步發(fā)電機(jī)勵磁控制系統(tǒng)運(yùn)行的可靠性、穩(wěn)定性、經(jīng)濟(jì)性和靈活性提出了更高的要求。本文根據(jù)勵磁調(diào)節(jié)器的國內(nèi)外發(fā)展趨勢，研究開發(fā)了以TMS320F2812芯片為控制核心的同步發(fā)電機(jī)DSP勵磁調(diào)節(jié)器。 本文首先介紹了數(shù)字勵磁的發(fā)展歷程、特點(diǎn)及應(yīng)用范圍，然后介紹了同步發(fā)電機(jī)勵磁控制系統(tǒng)的國內(nèi)外發(fā)展?fàn)顩r及趨勢，提出了基于數(shù)字信號處理器 TMS320F2812 控制的絕緣柵雙極晶體管(IGBT)微機(jī)勵磁系統(tǒng)的結(jié)構(gòu)和設(shè)計方案。 在詳細(xì)解釋功率器件 IGBT 和控制器件TMS320F2812芯片基礎(chǔ)上，提出了勵磁系統(tǒng)的主要硬件設(shè)計及軟件實(shí)現(xiàn)方法；完成了IGBT勵磁裝置主回路和 IGBT 保護(hù)及驅(qū)動單元的設(shè)計；進(jìn)行調(diào)節(jié)器硬件設(shè)計，給出了硬件原理圖和軟件流程圖；利用TMS320F2812芯片強(qiáng)大的數(shù)據(jù)處理能力和豐富的片內(nèi)外設(shè)和高速的實(shí)時處理能力，用單片系統(tǒng)結(jié)構(gòu)實(shí)現(xiàn)了交流采樣、變速積分 PID控制算法、PWM功率調(diào)節(jié)和系統(tǒng)保護(hù)等功能。TMS320F2812芯片的引入，大大簡化了勵磁控制器的硬件結(jié)構(gòu)，提高了勵磁系統(tǒng)的抗干擾能力和可靠性。 最后，為驗(yàn)證所設(shè)計的勵磁調(diào)節(jié)器的有效性和控制效果，采用 MATLAB 中 SIMULINK 仿真平臺，設(shè)計了勵磁控制系統(tǒng)各環(huán)節(jié)的仿真模型。仿真結(jié)果表明，采用 TMS320F2812的同步發(fā)電機(jī)IGBT勵磁系統(tǒng)具有響應(yīng)快速、調(diào)節(jié)靈敏、控制性能優(yōu)良等特點(diǎn)。
上傳時間： 2013-07-29
上傳用戶：tb_6877751
電源是電子設(shè)備的重要組成部分，其性能的優(yōu)劣直接影響著電子設(shè)備的穩(wěn)定性和可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統(tǒng)的電源問題已經(jīng)成為了系統(tǒng)成敗的關(guān)鍵因素。 本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)。根據(jù)電流模式的PWM控制原理，研究設(shè)計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨(dú)的轉(zhuǎn)換器工作，兩相結(jié)構(gòu)能提供大的輸出電流，但是在開關(guān)上的功耗卻很低。芯片能夠精確的調(diào)整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨(dú)檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進(jìn)行電流對稱以及電路的保護(hù)。 文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發(fā)生電路、比較器電路、平均電流電路、電流檢測電路等進(jìn)行了設(shè)計并給出了仿真驗(yàn)證結(jié)果。該芯片只需外接少數(shù)元件就可構(gòu)成一個高性能的雙相DC-DC開關(guān)電源，可廣泛應(yīng)用于CPU供電系統(tǒng)等。 通過應(yīng)用Hspice軟件對該變換器芯片的主要模塊電路進(jìn)行仿真，驗(yàn)證了設(shè)計方案和理論分析的可行性和正確性，同時在芯片模塊電路設(shè)計的基礎(chǔ)上，應(yīng)用0.8μmBICMOS工藝設(shè)計規(guī)則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗(yàn)證了版圖的正確性。所設(shè)計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達(dá)到了預(yù)期的要求。
上傳時間： 2013-06-06
上傳用戶：dbs012280
異步電動機(jī)的軟起動研究，是一項(xiàng)重要的研究課題。本文以分級變頻理論為基礎(chǔ)，利用數(shù)學(xué)分析的方法對分級變頻的子頻率系統(tǒng)進(jìn)行了深入的研究，總結(jié)了各級子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對傳統(tǒng)異步電動機(jī)軟起動器的主電路結(jié)構(gòu)進(jìn)行了改進(jìn)，提出了從較低頻率開始分五級起動的分級變頻調(diào)壓軟起動形式，而且各級子頻率的起動都能實(shí)現(xiàn)最優(yōu)的正序電壓組合，保證了起動轉(zhuǎn)矩的最大化。通過對分級變頻調(diào)壓軟起動形式的建模和仿真試驗(yàn)，證明了此方法可以在降低起動電流的同時實(shí)現(xiàn)異步電機(jī)的高轉(zhuǎn)矩起動，驗(yàn)證了此方法的有效性和可行性。基于以上研究的成果，本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動軟硬件設(shè)計方法。最后對本課題的進(jìn)一步研究提出了展望。
上傳時間： 2013-04-24
上傳用戶：assss
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實(shí)時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進(jìn)行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
本文著重研究用現(xiàn)場可編程門陣列(FPGA)來開發(fā)設(shè)計精插補(bǔ)芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計了逐點(diǎn)比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補(bǔ)算法，并對各種算法模塊進(jìn)行了仿真驗(yàn)證。又設(shè)計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。 在完成了FPGA內(nèi)部三種算法的實(shí)現(xiàn)后，設(shè)計以一個STC單片機(jī)為粗插補(bǔ)處理器的FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)，并制作了PCB板。實(shí)驗(yàn)開發(fā)系統(tǒng)板中設(shè)計了單片機(jī)程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實(shí)現(xiàn)FPGA上電自動配置。可用該實(shí)驗(yàn)系統(tǒng)板進(jìn)行精插補(bǔ)芯片的設(shè)計與開發(fā)，以及對所完成設(shè)計的功能進(jìn)行驗(yàn)證。 為驗(yàn)證所設(shè)計芯片的插補(bǔ)功能，編寫了單片機(jī)粗插補(bǔ)程序，將產(chǎn)生的粗插補(bǔ)坐標(biāo)增量發(fā)給FPGA進(jìn)行插補(bǔ)實(shí)驗(yàn)，得到了理想的插補(bǔ)輸出脈沖。又編寫了單片機(jī)脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機(jī)。最后通過編寫PC機(jī)的串口通信程序以及根據(jù)插補(bǔ)脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補(bǔ)軌跡圖形。 最終繪圖結(jié)果顯示，在20M輸入時鐘頻率下，由插補(bǔ)脈沖生成的插補(bǔ)軌跡圖形正確，驗(yàn)證了本文設(shè)計的三種插補(bǔ)算法功能的正確性。本設(shè)計插補(bǔ)芯片達(dá)到了高速插補(bǔ)功能要求。
標(biāo)簽： FPGA 數(shù)控 片的設(shè)計
上傳時間： 2013-04-24
上傳用戶：zgu489
“計算機(jī)組成原理”是計算機(jī)專業(yè)的一門核心課程。傳統(tǒng)的計算機(jī)組成原理實(shí)驗(yàn)是在指令格式、尋址方式、運(yùn)算器、控制器、存儲器等都相對固定的情況下進(jìn)行，學(xué)生主要進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證，缺少自主設(shè)計和創(chuàng)新過程。 為改變這種狀況，須更新現(xiàn)有的計算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)。采用FPGA芯片作為載體，使用EDA開發(fā)工具，用硬件描述語言實(shí)現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實(shí)驗(yàn)教學(xué)的完整計算機(jī)系統(tǒng)。這期間學(xué)生將掌握組成原理實(shí)驗(yàn)系統(tǒng)的各個部件的功能及其相互之間如何協(xié)作。本實(shí)驗(yàn)系統(tǒng)能夠讓學(xué)生完成有關(guān)計算機(jī)組成原理的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)：部件實(shí)驗(yàn)包括加法器、乘法器、除法器、算術(shù)邏輯運(yùn)算單元、控制器、存儲器等；整機(jī)實(shí)驗(yàn)可以獨(dú)立實(shí)現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識并增強(qiáng)設(shè)計能力。 為實(shí)現(xiàn)上述目的，依據(jù)EDA技術(shù)的開發(fā)流程和方法，建立了一個完整的體系，其中包括控制模塊、內(nèi)存模塊、運(yùn)算器模塊、通用寄存器組及其控制部件、程序計數(shù)器、地址寄存器、指令寄存器、時序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計的輸出觀察部件。在Quartus Ⅱ開發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語言設(shè)計并實(shí)現(xiàn)了上述模塊。經(jīng)過仿真測試，所實(shí)現(xiàn)的各功能模塊作為獨(dú)立部件時能完成各自功能：而將這些部件組合起來的整機(jī)系統(tǒng)，可以執(zhí)行程序段和進(jìn)行各種運(yùn)算處理，達(dá)到了設(shè)計要求。
標(biāo)簽： FPGA 計算機(jī)組成原理 實(shí)驗(yàn)系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：hebmuljb
現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進(jìn)行編程實(shí)現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內(nèi)廠商所使用的FPGA芯片主要還是從國外進(jìn)口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢。 基于上述現(xiàn)實(shí)狀況及國內(nèi)市場的巨大需求，中國電子科技集團(tuán)公司第58研究所近年來對FPGA進(jìn)行了專項(xiàng)研究，本論文正是作為58所專項(xiàng)的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計技術(shù)，并進(jìn)行了實(shí)際的FPGA器件設(shè)計，研究工作的重點(diǎn)是在華潤上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進(jìn)行具有6000有效門的FPGA的電路設(shè)計與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點(diǎn)進(jìn)行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問題。并根據(jù)實(shí)際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上，進(jìn)行一款FPGA芯片的設(shè)計研究工作。進(jìn)行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計，并用CMOS邏輯和NMOS傳輸管邏輯實(shí)現(xiàn)了函數(shù)發(fā)生器、快速進(jìn)位鏈和觸發(fā)器的電路設(shè)計，并對其進(jìn)行了仿真，達(dá)到了預(yù)期的目標(biāo)。
上傳時間： 2013-08-01
上傳用戶：baitouyu
TI的dsp仿真器xd510的自制原理圖，經(jīng)測試完全可以使用。使用芯片cy7c68013a，sn74act8990，emp7032，244.
上傳時間： 2013-04-24
上傳用戶：魚魚魚yu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
