在直流電氣傳動系統中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發脈沖形成單元是晶閘管相控整流系統的重要組成部分.該設計采用現場可編程門陣列控制實現了晶閘管觸發器的數字化,與傳統的晶閘管觸發控制器相比有脈沖對稱度好等許多優點,具有廣闊的應用前景.該論文首先系統分析了晶閘管觸發器的各種性能指標,并對常見的觸發器進行了分類.通過分析不同類型觸發器的優缺點,最終確定采用三相同步的絕對觸發方式,這種方式在控制器內部資源允許的前提下,在外圍電路很少的情況下就能實現高性能控制,簡化了系統設計.其次,對開發硬件和軟件以及編程語言進行了介紹.另外,詳細闡述了采用現場可編程門陣列EPFl0K10器件實現具有相序自適應、缺相保護等功能的晶閘管觸發器的軟硬件設計.最后,使用自主開發的觸發器構成一套三相全控橋整流設備,并給出了實驗結果和波形分析.試驗結果表明,該論文設計的基于FPGA/CPLD的晶閘管智能觸發控制器能夠滿足一般工業控制要求,達到了預期的目的.
上傳時間： 2013-04-24
上傳用戶：baitouyu
本文將EDA技術與傳統的控制理論相結合,研制了一種全新的基于FPGA技術之上的PID和模糊控制器,并加以優化后應用于FESTO液位控制系統上.該控制器基于PLD組成的系統,很自然地避開CPU的程序跑飛、死循環、復位不可靠等缺點,最大程度的提高設計效率和系統的可靠性;同時相對于傳統的硬件控制器而言,它的高集成度所需較少外圍電路,降低設計成本,為控制器地實現提供了一種新方案.此外,本文的模糊控制器對傳統規則表進行改進,在被控量接近穩態值時規則表部分自適應于具體的期望值,消除了穩態值附近的震蕩,大大提高了系統的穩定性.
上傳時間： 2013-06-21
上傳用戶：my867513184
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖，具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點，可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制，給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，
上傳時間： 2013-07-10
上傳用戶：x4587
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
隨著安全通信數據速率的提高,關鍵數據加密算法的軟件實施成為重要的系統瓶頸.基于FPGA的高度優化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數)基準.網絡的迅速發展,對安全性的需要變得越來越重要.然而,盡管網絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優勢,特別是新的高速版本,網絡系統設計人員可以在這些網絡設備中經濟地實現安全性支持.FPGA是實現設計靈活性和功能升級的關鍵,對于容錯、IPSec協議和系統接口問題而言這兩點非常重要.而且,FPGA還為網絡系統設計人員提供了適應不同安全處理功能以及隨著安全技術的發展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網絡安全系統中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現,即用FPGA實現3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數據加密原理.介紹了數據加密的算法和數據加密的技術發展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規范,理解并掌握PCI總線的規范是了解整個系統的重要一環,本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現,以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
隨著微電子技術和電力電子技術的飛速發展，運動控制系統正朝著通用化、智能化、微型化的方向發展。目前，以數字信號處理器（DSP）和現場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數字I/O信號處理電路。 基于改進的數字PID控制器和前饋控制，設計開發了運動控制卡的位置閉環伺服控制器，并整定了控制器參數，獲得良好的伺服控制特性。 最后，采用WinDriver開發了控制卡的驅動程序，并詳細介紹了驅動程序的開發流程。
上傳時間： 2013-08-01
上傳用戶：00.00
現場可編程邏輯門陣列(FPGA)具有開發周期短、成本小、風險低和現場可靈活配置等優點,可以在更短的時間實現更復雜的功能,使得基于FPGA的開發平臺的研究成為工業界和學術界日益關注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統下載于同一芯片中,實現片上系統,從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術發展與應用已達到相當高的程度;而在國內,FPGA技術發展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發平臺的設計思路,研制了一種FPGA快速實驗開發裝置,對研制過程中遇到的軟、硬件問題加以歸納總結,提高了系統運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統的設計和實現,綜合上述應用,介紹了FPGA實驗系統的軟件開發環境,實現了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術在通用接口控制器設計中的應用.
上傳時間： 2013-04-24
上傳用戶：龍飛艇
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
隨著信息技術的發展，系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現，對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期，執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
傳感器是測控系統的重要組成部分，但有些傳感器，如增量式或絕對式旋轉編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴展。為此，本課題以設計一種通用性強，功能擴展方便的測量儀表為目的，將計算機技術與嵌入式微處理器技術用于測量儀表當中，設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎上，提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上，對嵌入式系統進行了一定的擴展，編寫了LCD驅動程序，調用了串口通信，A/D轉換等模塊的API函數，建立了多任務環境，使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建，降低了軟件設計的復雜度，提高了系統的實時性和靈活性，縮短了開發周期。經過實驗驗證，該儀表能夠準確測定頻率信號、模擬信號及數字信號。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
