MB1501頻率合成器的分頻比設置源程序
資源簡介：MB1501頻率合成器的分頻比設置源程序
上傳時間： 2013-12-06
上傳用戶：miaochun888
資源簡介：此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號，可以通過使用者自由設置頻率大小
上傳時間： 2013-12-22
上傳用戶：671145514
資源簡介：一個簡單的分頻器代碼,可以套用來作其他頻率的分頻
上傳時間： 2014-06-18
上傳用戶：330402686
資源簡介：了解減法分頻電路的設計。 （2）內容：分析例2.8程序的原理，給出其仿真結果，說明語句的功能。可以改變程序中的分頻比。引腳鎖定可參考圖2.9。 （3）說明：將CLK2的跳線冒連在2Hz上 。LED1指示輸入頻率，LED2分頻后的結果。可以看到LED1每閃爍6下，LED2閃...
上傳時間： 2013-12-20
上傳用戶：R50974
資源簡介：MB1504鎖相環芯片的51單片機驅動程序,可以根據需要修改合適的分頻值來完成頻率合成配置.
上傳時間： 2013-12-14
上傳用戶：skfreeman
資源簡介：片機電子鐘的計時脈沖基準是由外部晶振的頻率經過12分頻后提供，采用內部的定時/計數器來實現計時功能。所以，外接晶振頻率精確度直接影響電子鐘計時的準確性。
上傳時間： 2014-01-20
上傳用戶：13517191407
資源簡介：verilog寫的分頻程序,可以對輸入的頻率分頻
上傳時間： 2016-11-01
上傳用戶：wfeel
資源簡介：pll 的64倍頻 鎖相環技術用 實現倍頻 從而達到對頻率的分頻
上傳時間： 2017-01-03
上傳用戶：yd19890720
資源簡介：用vhdl實現的分頻器，可產生任意對主時鐘的分頻，從而是實現不同頻率pwm的控制
上傳時間： 2016-06-01
上傳用戶：6546544
資源簡介：數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間： 2016-10-13
上傳用戶：wangzhen1990
資源簡介：此程序是用硬件描述語言VHDL編寫的分頻程序，實現了不同的頻率輸入。
上傳時間： 2016-11-15
上傳用戶：talenthn
資源簡介：數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間： 2013-12-11
上傳用戶：黑漆漆
資源簡介：這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器，通過兩個并行進程對輸入信號CLK進行8分頻，占空比為1:7
上傳時間： 2017-01-19
上傳用戶：xiaohuanhuan
資源簡介：工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
上傳時間： 2013-08-10
上傳用戶：sxdtlqqjl
資源簡介：基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間： 2013-08-15
上傳用戶：llwap
資源簡介：基于FPGA的直接數字頻率合成器的設計與實現.
上傳時間： 2013-08-21
上傳用戶：hphh
資源簡介：一個好用的整數分頻電路 保證你喜歡 能夠實現對任意整數的分頻電路設計
上傳時間： 2013-09-01
上傳用戶：909000580
資源簡介：在EDA中，基于數字頻率合成器的FPGA實現
上傳時間： 2013-09-04
上傳用戶：hanli8870
資源簡介： 在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結...
上傳時間： 2013-10-21
上傳用戶：pkkkkp
資源簡介：利用Verilog_HDL實現基于FPGA的分頻方法
上傳時間： 2013-10-18
上傳用戶：feitian920
資源簡介：利用Verilog_HDL實現基于FPGA的分頻方法
上傳時間： 2013-11-20
上傳用戶：atdawn
資源簡介：一個3分頻器。可進一步改裝成實際需要的分頻器使用
上傳時間： 2014-11-28
上傳用戶：ruixue198909
資源簡介：MC145163P型鎖相頻率合成器的原理與應用
上傳時間： 2014-03-10
上傳用戶：zhliu007
資源簡介：這是用VHDL語言編寫的一個DDS頻率合成器的源程序
上傳時間： 2013-12-27
上傳用戶：lijinchuan
資源簡介：用VHDL語言實現DDS直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。
上傳時間： 2014-01-04
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：一個好用的整數分頻電路 保證你喜歡 能夠實現對任意整數的分頻電路設計
上傳時間： 2013-12-24
上傳用戶：熊少鋒
資源簡介：基于MC145159的PLL頻率合成器設計與實現 介紹了鎖相環路頻率合成器的基本原理,分析了集成鎖相環芯片M C 145159的工作特性,給出了集成鎖相環芯片M C 145159的一個應用實例,為高頻頻率合成器的設計提供了一個較好的思路.測試結果證明了設計的合理性與實用性,系...
上傳時間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：AV系統數字調諧PLL頻率合成器的單片機控制 文章利用LC7218PLL頻率合成器在AV領域的電調諧功能,提出了一個TV/FM/AM全景接收機設計方案,重點設計分析了LC7218與單片機之間的I/O數據結構,顯示了它優良的性能。
上傳時間： 2014-01-14
上傳用戶：鳳臨西北
資源簡介：這是一個用VHDL語言寫的分頻程序,可用得著
上傳時間： 2015-12-16
上傳用戶：jiahao131
