verilog實(shí)現(xiàn)的簡(jiǎn)易通用型CPI接口
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的簡(jiǎn)易通用型CPI接口
上傳時(shí)間: 2017-06-19
上傳用戶(hù):LouieWu
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時(shí)間: 2013-07-13
上傳用戶(hù):LSPSL
資源簡(jiǎn)介:用verilog編寫(xiě)在FLEX10K上實(shí)現(xiàn)的簡(jiǎn)易CPU
上傳時(shí)間: 2015-03-09
上傳用戶(hù):vodssv
資源簡(jiǎn)介:此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開(kāi)發(fā).
上傳時(shí)間: 2014-01-20
上傳用戶(hù):zhichenglu
資源簡(jiǎn)介:一個(gè)用verilog實(shí)現(xiàn)的fpga上的uart接口模塊,包括測(cè)試模塊和實(shí)體,并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。
上傳時(shí)間: 2014-07-19
上傳用戶(hù):gengxiaochao
資源簡(jiǎn)介:用verilog HDL實(shí)現(xiàn)的1553B航空電子總線(xiàn)接口。
上傳時(shí)間: 2016-05-19
上傳用戶(hù):許小華
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼
上傳時(shí)間: 2016-06-13
上傳用戶(hù):manking0408
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過(guò)
上傳時(shí)間: 2013-08-21
上傳用戶(hù):lixinxiang
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測(cè)量的數(shù)據(jù)通過(guò)引腳傳輸給單片機(jī),單片機(jī)進(jìn)行計(jì)算和顯示。
上傳時(shí)間: 2013-08-28
上傳用戶(hù):asdfasdfd
資源簡(jiǎn)介:全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽--用SPCE061A實(shí)現(xiàn)的簡(jiǎn)易智能電動(dòng)車(chē)
上傳時(shí)間: 2013-12-24
上傳用戶(hù):gxf2016
資源簡(jiǎn)介:verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測(cè)試程序
上傳時(shí)間: 2014-12-08
上傳用戶(hù):葉山豪
資源簡(jiǎn)介:匯編語(yǔ)言實(shí)現(xiàn)的簡(jiǎn)易登陸系統(tǒng), 1、用戶(hù)登陸:用戶(hù)通過(guò)輸入已注冊(cè)的用戶(hù)名和密碼登陸,輸入正確顯示功能界面,否則顯示重輸提示。 2、注 冊(cè) :在登陸輸入用戶(hù)名時(shí),通過(guò)輸入‘new’來(lái)注冊(cè)新用戶(hù)。當(dāng)注冊(cè)新用戶(hù)名已經(jīng)存在時(shí),則 提示重新輸入。 3、功能界面...
上傳時(shí)間: 2015-05-01
上傳用戶(hù):sammi
資源簡(jiǎn)介:用c語(yǔ)言實(shí)現(xiàn)的簡(jiǎn)易計(jì)算器,鍵盤(pán)操作,圖形界面,可以進(jìn)行四則運(yùn)算
上傳時(shí)間: 2013-12-27
上傳用戶(hù):
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的四乘四鍵盤(pán)程序,在Quartus II上編譯通過(guò)并成功
上傳時(shí)間: 2015-05-13
上傳用戶(hù):ruan2570406
資源簡(jiǎn)介:51單片機(jī)實(shí)現(xiàn)的簡(jiǎn)易計(jì)算器,可進(jìn)行一些簡(jiǎn)單的運(yùn)算。
上傳時(shí)間: 2015-08-16
上傳用戶(hù):hewenzhi
資源簡(jiǎn)介:VC++實(shí)現(xiàn)的簡(jiǎn)易師生信息管理系統(tǒng) 實(shí)現(xiàn)記錄的添加、搜索、刪除、修改
上傳時(shí)間: 2015-08-20
上傳用戶(hù):youke111
資源簡(jiǎn)介:用Java語(yǔ)言實(shí)現(xiàn)的簡(jiǎn)易計(jì)算機(jī)計(jì)算器,功能不錯(cuò)哦,歡迎使用
上傳時(shí)間: 2015-08-30
上傳用戶(hù):2404
資源簡(jiǎn)介:這是我下的一個(gè)用verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間: 2015-10-01
上傳用戶(hù):zhuoying119
資源簡(jiǎn)介:基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。
上傳時(shí)間: 2014-12-02
上傳用戶(hù):GavinNeko
資源簡(jiǎn)介:用51單片機(jī)實(shí)現(xiàn)的簡(jiǎn)易讀寫(xiě)USB程序源碼
上傳時(shí)間: 2015-10-04
上傳用戶(hù):himbly
資源簡(jiǎn)介:這是一個(gè)用verilog實(shí)現(xiàn)的除法器代碼。
上傳時(shí)間: 2013-12-28
上傳用戶(hù):wmwai1314
資源簡(jiǎn)介:用VHDL和verilog實(shí)現(xiàn)的四人搶答器
上傳時(shí)間: 2015-11-15
上傳用戶(hù):redmoons
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測(cè)量的數(shù)據(jù)通過(guò)引腳傳輸給單片機(jī),單片機(jī)進(jìn)行計(jì)算和顯示。
上傳時(shí)間: 2013-12-09
上傳用戶(hù):epson850
資源簡(jiǎn)介:本文件中包含了多個(gè)verilog實(shí)現(xiàn)的實(shí)用小程序,幫助初學(xué)者學(xué)習(xí)verilog語(yǔ)言。
上傳時(shí)間: 2016-01-07
上傳用戶(hù):ztj182002
資源簡(jiǎn)介:一個(gè)verilog實(shí)現(xiàn)的crc校驗(yàn),用于fpga實(shí)現(xiàn),快速,準(zhǔn)確有效
上傳時(shí)間: 2016-01-21
上傳用戶(hù):songrui
資源簡(jiǎn)介:verilog 實(shí)現(xiàn)的hamming碼生成,用于fpga
上傳時(shí)間: 2016-01-21
上傳用戶(hù):xhz1993
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的數(shù)字濾波器,用于fpga
上傳時(shí)間: 2014-12-04
上傳用戶(hù):chenlong
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過(guò)并成功實(shí)現(xiàn)
上傳時(shí)間: 2014-01-08
上傳用戶(hù):fhzm5658
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的記時(shí)器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間: 2013-12-17
上傳用戶(hù):GHF
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行
上傳時(shí)間: 2014-01-14
上傳用戶(hù):sunjet