相 關 資 源

• verilog實現的數字跑表 精確到10ms免費下載

  資源簡介：verilog實現的數字跑表 精確到10ms

  標簽： verilog 10 ms 數字跑表

  上傳時間： 2014-01-27

  上傳用戶：Amygdala

• 用verilog實現的數字跑表免費下載

  資源簡介：用verilog實現的數字跑表，下載到FPGA開發(fā)板上驗證通過。下載后從新分配引腳即可用。

  標簽： verilog 數字跑表

  上傳時間： 2014-01-13

  上傳用戶：頂得柱

• 微機接口中用匯編語言實現的數字錄音機,用到8255,8253等芯片免費下載

  資源簡介：微機接口中用匯編語言實現的數字錄音機,用到8255,8253等芯片

  標簽： 8255 8253 微機接口 匯編語言

  上傳時間： 2013-12-14

  上傳用戶：cc1

• verilog實現的數字濾波器免費下載

  資源簡介：verilog實現的數字濾波器，用于fpga

  標簽： verilog 數字濾波器

  上傳時間： 2014-12-04

  上傳用戶：chenlong

• 用匯編語言實現51單片機的ADC0808的AD轉換 精確到小數點兩位.免費下載

  資源簡介：用匯編語言實現51單片機的ADC0808的AD轉換 精確到小數點兩位.

  標簽： 0808 ADC 匯編語言 51單片機

  上傳時間： 2016-01-25

  上傳用戶：1159797854

• 用verilog HDL / VHDL實現的數字頻率計（完整實驗報告）免費下載

  資源簡介：用verilog HDL / VHDL實現的數字頻率計（完整實驗報告）

  標簽： verilog VHDL HDL 數字頻率計

  上傳時間： 2014-01-22

  上傳用戶：dapangxie

• verilog語言實現的數字鐘免費下載

  資源簡介：verilog語言實現的數字鐘，各種定時鬧鐘功能類似真實的表~利用EDA實驗平臺實現~~

  標簽： verilog 語言 數字

  上傳時間： 2014-06-21

  上傳用戶：plsee

• verilog語言實現的數字下變頻設計。 在ALTERA的QUARTUS ii下實現。實用免費下載

  資源簡介：verilog語言實現的數字下變頻設計。 在ALTERA的QUARTUS ii下實現。實用，好用。

  標簽： verilog QUARTUS ALTERA 語言

  上傳時間： 2017-05-07

  上傳用戶：三人用菜

• 基于verilog語言的數字通信系統(tǒng)的幀同步的實現原理以及verilog代碼實現免費下載

  資源簡介：基于verilog語言的數字通信系統(tǒng)的幀同步的實現原理以及verilog代碼實現

  標簽： verilog 語言 數字通信系統(tǒng) 幀同步

  上傳時間： 2017-07-02

  上傳用戶：lwwhust

• 用bp實現的數字識別程序免費下載

  資源簡介：用bp實現的數字識別程序，用到了經典的bp算法，可移植到其他應用程序中去

  標簽： 數字識別 程序

  上傳時間： 2015-04-16

  上傳用戶：haoxiyizhong

• 設計說明：1。數據結構和表示：程序用1、2、3、4分別表示將右、上、左、下的數字塊移動到空格之中。采用典型的樹+鏈表結構免費下載

  資源簡介：設計說明：1。數據結構和表示：程序用1、2、3、4分別表示將右、上、左、下的數字塊移動到空格之中。采用典型的樹+鏈表結構，每種局面產生一個BoardState類。出于避免走法順序列表被過多復制的考慮，在樹結構中保存局面的繼承關系。每種新的局面產生后，引用估...

  標簽： 數據結構 分 典型 數字

  上傳時間： 2015-05-02

  上傳用戶：xieguodong1234

• 這是在FPGA上實現的數字鐘功能免費下載

  資源簡介：這是在FPGA上實現的數字鐘功能，用verilog語言編程，已功過編譯，仿真驗證

  標簽： FPGA 數字

  上傳時間： 2013-12-18

  上傳用戶：R50974

• 在maxplusII上用VHDL語言編程實現的數字基帶信號的同步提取免費下載

  資源簡介：在maxplusII上用VHDL語言編程實現的數字基帶信號的同步提取，是一個密碼輸入和修改的實例。在硬件實驗箱上連線，并將程序下載到主芯片上完成。

  標簽： maxplusII VHDL 語言 編程實現

  上傳時間： 2014-01-07

  上傳用戶：TF2015

• 使用verilog實現全數字16QAM調制器實驗免費下載

  資源簡介：使用verilog實現全數字16QAM調制器，載波頻率1MHZ，數據比特流的速率為100Kbps

  標簽： verilog 調制器

  上傳時間： 2022-05-22

  上傳用戶：

• 用verilog實現的以太網接口免費下載

  資源簡介：用verilog實現的以太網接口!!!!!!!!!!!!!!!!!!

  標簽： verilog 以太網接口

  上傳時間： 2013-07-13

  上傳用戶：LSPSL

• 用verilog實現的串口收發(fā)數據程序免費下載

  資源簡介：用verilog實現的串口收發(fā)數據程序，已經調試通過

  標簽： verilog 串口 收發(fā) 數據

  上傳時間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實現的DDS正弦信號發(fā)生器和測頻測相模塊免費下載

  資源簡介：verilog實現的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。

  標簽： verilog DDS 正弦信號發(fā)生器 模塊

  上傳時間： 2013-08-28

  上傳用戶：asdfasdfd

• verilog 實現的jtag ip模塊 包括了測試程序免費下載

  資源簡介：verilog 實現的jtag ip模塊 包括了測試程序

  標簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• 用verilog實現的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費下載

  資源簡介：用verilog實現的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• 在公司做的一個用FPGA實現的數字電視系統(tǒng)中 ASI轉TS流的程序免費下載

  資源簡介：在公司做的一個用FPGA實現的數字電視系統(tǒng)中 ASI轉TS流的程序

  標簽： FPGA ASI 數字電視 TS流

  上傳時間： 2015-05-14

  上傳用戶：xhz1993

• 用復雜可編程邏輯器件(CPLD)實現的數字鐘控系統(tǒng)免費下載

  資源簡介：用復雜可編程邏輯器件(CPLD)實現的數字鐘控系統(tǒng)

  標簽： CPLD 可編程邏輯器件 數字 鐘控

  上傳時間： 2015-06-02

  上傳用戶：xymbian

• 此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發(fā).免費下載

  資源簡介：此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發(fā).

  標簽： verilog 以太網接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 用純java語言實現的數字證書制作工具。免費下載

  資源簡介：用純java語言實現的數字證書制作工具。

  標簽： java 語言 數字 制作工具

  上傳時間： 2015-06-19

  上傳用戶：懶龍1988

• 用8051單片機實現的寫入按鍵次數到24c02免費下載

  資源簡介：用8051單片機實現的寫入按鍵次數到24c02，并讀出來顯示在4 個LED 上。并脫機運行驗證結果

  標簽： 24c02 8051 單片機 按鍵

  上傳時間： 2014-01-15

  上傳用戶：luopoguixiong

• 這是我下的一個用verilog實現的除法代碼免費下載

  資源簡介：這是我下的一個用verilog實現的除法代碼

  標簽： verilog 除法 代碼

  上傳時間： 2015-10-01

  上傳用戶：zhuoying119

• 基于FPGA的2048點FFT的verilog實現的源代碼。免費下載

  資源簡介：基于FPGA的2048點FFT的verilog實現的源代碼。

  標簽： verilog FPGA 2048 FFT

  上傳時間： 2014-12-02

  上傳用戶：GavinNeko

• 這是在FPGA上實現的數字電壓表免費下載

  資源簡介：這是在FPGA上實現的數字電壓表，用VHDL編寫的，已通過編譯，仿真驗證。

  標簽： FPGA 數字電壓表

  上傳時間： 2015-10-24

  上傳用戶：tyler

• 這是一個用verilog實現的除法器代碼。免費下載

  資源簡介：這是一個用verilog實現的除法器代碼。

  標簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 約瑟夫環(huán) 1. 本演示程序利用一循環(huán)鏈表,每個結點為一人,類似將人按順時針方向圍坐一圈,每個結點包括,號碼,密碼.號碼是作為排的順序.密碼用來作為下一次報數的數字.當走到結尾時,再下個結點便循環(huán)回去免費下載

  資源簡介：約瑟夫環(huán) 1. 本演示程序利用一循環(huán)鏈表,每個結點為一人,類似將人按順時針方向圍坐一圈,每個結點包括,號碼,密碼.號碼是作為排的順序.密碼用來作為下一次報數的數字.當走到結尾時,再下個結點便循環(huán)回去,依此類推. 2. 演示程序以用戶與計算機的對話方式執(zhí)行，...

  標簽： 循環(huán) 號碼 密碼 程序

  上傳時間： 2014-07-25

  上傳用戶：weiwolkt

• 用VHDL和verilog實現的四人搶答器免費下載

  資源簡介：用VHDL和verilog實現的四人搶答器

  標簽： verilog VHDL 搶答器

  上傳時間： 2015-11-15

  上傳用戶：redmoons