相 關(guān) 資 源

• 使用verilog實(shí)現(xiàn)全數(shù)字16QAM調(diào)制器實(shí)驗(yàn)免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)全數(shù)字16QAM調(diào)制器，載波頻率1MHZ，數(shù)據(jù)比特流的速率為100Kbps

  標(biāo)簽： verilog 調(diào)制器

  上傳時(shí)間： 2022-05-22

  上傳用戶：

• 關(guān)于全數(shù)字64QAM調(diào)制器的FPGA實(shí)現(xiàn)的論文免費(fèi)下載

  資源簡介：關(guān)于全數(shù)字64QAM調(diào)制器的FPGA實(shí)現(xiàn)的論文

  標(biāo)簽： FPGA QAM 64 全數(shù)字

  上傳時(shí)間： 2017-07-07

  上傳用戶：qiaoyue

• 全數(shù)字fsk調(diào)制解調(diào)的實(shí)現(xiàn) verilog源碼免費(fèi)下載

  資源簡介：全數(shù)字fsk調(diào)制解調(diào)的實(shí)現(xiàn) verilog源碼

  標(biāo)簽： verilog fsk 全數(shù)字 調(diào)制解調(diào)

  上傳時(shí)間： 2017-06-08

  上傳用戶：wangzhen1990

• 16QAM調(diào)制器的AHDL語言設(shè)計(jì)與實(shí)現(xiàn) 很有參考增加值免費(fèi)下載

  資源簡介：16QAM調(diào)制器的AHDL語言設(shè)計(jì)與實(shí)現(xiàn) 很有參考增加值

  標(biāo)簽： AHDL QAM 16 調(diào)制器

  上傳時(shí)間： 2014-01-11

  上傳用戶：yiwen213

• 多功能數(shù)字鐘的設(shè)計(jì)。要求：使用單片機(jī)實(shí)現(xiàn)智能數(shù)字鐘免費(fèi)下載

  資源簡介：多功能數(shù)字鐘的設(shè)計(jì)。要求：使用單片機(jī)實(shí)現(xiàn)智能數(shù)字鐘，應(yīng)該具有以下功能： 1，能動(dòng)態(tài)顯示年月日、時(shí)分秒（用LCD液晶顯示），誤差小于±10％； 2，具有鬧鐘功能； 3，重要事件提醒功能； 4，液晶顯示具有反顯選擇功能。 摘 要 多功能數(shù)字鐘在電子產(chǎn)品...

  標(biāo)簽： 多功能 數(shù)字 用單片機(jī) 智能數(shù)字

  上傳時(shí)間： 2014-01-05

  上傳用戶：frank1234

• ＦＰＧＡ實(shí)現(xiàn)全數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：ＦＰＧＡ實(shí)現(xiàn)全數(shù)字鎖相環(huán)，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ

  標(biāo)簽： 全數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-09

  上傳用戶：1159797854

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-08-08

  上傳用戶：litianchu

• 用VHDL和verilog實(shí)現(xiàn)的四人搶答器免費(fèi)下載

  資源簡介：用VHDL和verilog實(shí)現(xiàn)的四人搶答器

  標(biāo)簽： verilog VHDL 搶答器

  上傳時(shí)間： 2015-11-15

  上傳用戶：redmoons

• verilog實(shí)現(xiàn)的數(shù)字濾波器免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的數(shù)字濾波器，用于fpga

  標(biāo)簽： verilog 數(shù)字濾波器

  上傳時(shí)間： 2014-12-04

  上傳用戶：chenlong

• 基于FPGA的CIC濾波器實(shí)現(xiàn) CIC濾波器在調(diào)制器應(yīng)用中的性能研究免費(fèi)下載

  資源簡介：基于FPGA的CIC濾波器實(shí)現(xiàn) CIC濾波器在調(diào)制器應(yīng)用中的性能研究

  標(biāo)簽： CIC FPGA 濾波器 性能

  上傳時(shí)間： 2016-02-29

  上傳用戶：xinzhch

• 使用java實(shí)現(xiàn)的簡易媒體播放器程序。主要用到j(luò)avax.media包免費(fèi)下載

  資源簡介：使用java實(shí)現(xiàn)的簡易媒體播放器程序。主要用到j(luò)avax.media包

  標(biāo)簽： javax media java 媒體播放器

  上傳時(shí)間： 2016-03-14

  上傳用戶：風(fēng)之驕子

• 全數(shù)字QAM解調(diào)器研究 較為詳細(xì)的qam同步、均衡計(jì)算方法免費(fèi)下載

  資源簡介：全數(shù)字QAM解調(diào)器研究 較為詳細(xì)的qam同步、均衡計(jì)算方法，研究生論文。希望對研究QAM的人又用

  標(biāo)簽： QAM qam 全數(shù)字 解調(diào)器

  上傳時(shí)間： 2016-05-22

  上傳用戶：yd19890720

• 本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器免費(fèi)下載

  資源簡介：本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器

  標(biāo)簽： verilog 譯碼器

  上傳時(shí)間： 2013-12-16

  上傳用戶：ecooo

• 使用verilog實(shí)現(xiàn)QPSK信號的匹配濾波免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)QPSK信號的匹配濾波，對符號過采樣率為4，在程序中設(shè)定相關(guān)峰的檢測門限為3

  標(biāo)簽： verilog QPSK 信號 濾波

  上傳時(shí)間： 2014-01-12

  上傳用戶：xuan‘nian

• 使用VHDL實(shí)現(xiàn)通信脈沖編碼調(diào)制（PCM）中的a律轉(zhuǎn)換免費(fèi)下載

  資源簡介：使用VHDL實(shí)現(xiàn)通信脈沖編碼調(diào)制（PCM）中的a律轉(zhuǎn)換，并實(shí)現(xiàn)串并、并串轉(zhuǎn)換。

  標(biāo)簽： VHDL PCM 通信脈沖 編碼調(diào)制

  上傳時(shí)間： 2014-01-02

  上傳用戶：xieguodong1234

• 用verilog實(shí)現(xiàn)的數(shù)字跑表免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的數(shù)字跑表，下載到FPGA開發(fā)板上驗(yàn)證通過。下載后從新分配引腳即可用。

  標(biāo)簽： verilog 數(shù)字跑表

  上傳時(shí)間： 2014-01-13

  上傳用戶：頂?shù)弥?/p>

• 使用visualc++實(shí)現(xiàn)的網(wǎng)絡(luò)嗅探器免費(fèi)下載

  資源簡介：使用visualc++實(shí)現(xiàn)的網(wǎng)絡(luò)嗅探器，能夠俘獲協(xié)議類型，源地址，源端口，目的地址等

  標(biāo)簽： visualc 網(wǎng)絡(luò) 嗅探器

  上傳時(shí)間： 2017-05-13

  上傳用戶：wpwpwlxwlx

• verilog實(shí)現(xiàn)的奇數(shù)分頻器 針對任何規(guī)模的奇數(shù)分頻免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的奇數(shù)分頻器 針對任何規(guī)模的奇數(shù)分頻

  標(biāo)簽： verilog 分頻器 分頻 模

  上傳時(shí)間： 2017-06-19

  上傳用戶：GavinNeko

• verilog實(shí)現(xiàn)的數(shù)字跑表 精確到10ms免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的數(shù)字跑表 精確到10ms

  標(biāo)簽： verilog 10 ms 數(shù)字跑表

  上傳時(shí)間： 2014-01-27

  上傳用戶：Amygdala

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2014-01-02

  上傳用戶：changeboy

• vhdl硬件設(shè)計(jì)實(shí)現(xiàn)一個(gè)數(shù)字上變頻器免費(fèi)下載

  資源簡介：vhdl硬件設(shè)計(jì)實(shí)現(xiàn)一個(gè)數(shù)字上變頻器，實(shí)現(xiàn)數(shù)字上變頻

  標(biāo)簽： vhdl 硬件 數(shù)字上變頻器 設(shè)計(jì)實(shí)現(xiàn)

  上傳時(shí)間： 2017-08-09

  上傳用戶：liuchee

• 本程序使用MATLAB實(shí)現(xiàn)了FSK的調(diào)制過程免費(fèi)下載

  資源簡介：本程序使用MATLAB實(shí)現(xiàn)了FSK的調(diào)制過程，還實(shí)現(xiàn)了其對應(yīng)的解調(diào)

  標(biāo)簽： MATLAB FSK 程序 調(diào)制

  上傳時(shí)間： 2017-08-22

  上傳用戶：sdq_123

• 用匯編語言實(shí)現(xiàn)了數(shù)字頻率計(jì)。實(shí)驗(yàn)已經(jīng)通過免費(fèi)下載

  資源簡介：用匯編語言實(shí)現(xiàn)了數(shù)字頻率計(jì)。實(shí)驗(yàn)已經(jīng)通過，效果很好

  標(biāo)簽： 匯編語言 數(shù)字頻率計(jì) 實(shí)驗(yàn)

  上傳時(shí)間： 2016-10-07

  上傳用戶：czl10052678

• 基于軟件無線電的16QAM調(diào)制解調(diào)器設(shè)計(jì)與FPGA實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入...

  標(biāo)簽： FPGA QAM 16

  上傳時(shí)間： 2013-07-10

  上傳用戶：kennyplds

• 16QAM調(diào)制解調(diào)器設(shè)計(jì)與FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡介：本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入...

  標(biāo)簽： FPGA QAM 16 調(diào)制

  上傳時(shí)間： 2013-07-29

  上傳用戶：hwl453472107

• 現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I免費(fèi)下載

  資源簡介：現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...

  標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL

  上傳時(shí)間： 2016-06-15

  上傳用戶：qwe1234

• 現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I免費(fèi)下載

  資源簡介：現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...

  標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL

  上傳時(shí)間： 2014-01-17

  上傳用戶：Breathe0125

• 現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I免費(fèi)下載

  資源簡介：現(xiàn)代通信越來越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來實(shí)現(xiàn)。對全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...

  標(biāo)簽： DSP 全數(shù)字 通信系統(tǒng) VL

  上傳時(shí)間： 2013-12-10

  上傳用戶：wlcaption

• 基于FPGA實(shí)現(xiàn)高速專用數(shù)字下變頻器免費(fèi)下載

  資源簡介：本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對完成各級數(shù)字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制...

  標(biāo)簽： FPGA 數(shù)字下變頻

  上傳時(shí)間： 2013-05-25

  上傳用戶：01010101

• 基于FPGA采用PCM通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的研制免費(fèi)下載

  資源簡介：本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價(jià)導(dǎo)彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本...

  標(biāo)簽： FPGA PCM 通信實(shí)現(xiàn) 多路

  上傳時(shí)間： 2013-04-24

  上傳用戶：com1com2