VHDL在SOURCEINSIGHT的插件
資源簡(jiǎn)介：VHDL在SOURCEINSIGHT的插件
上傳時(shí)間： 2013-12-04
上傳用戶：huql11633
資源簡(jiǎn)介：一個(gè)交通燈的VHDL語(yǔ)言實(shí)現(xiàn) 用 ＶＣ的 １．在指定的文件夾內(nèi)查找某個(gè)文件 ?。玻@取系統(tǒng)文件夾的路徑， 要求顯示windows system temp 當(dāng)前目錄的路徑 Ｃ語(yǔ)言 跳馬問(wèn)題：在５＊５的棋盤(pán)上，以編號(hào)為１的點(diǎn)出發(fā)，按日只跳馬，要求不重復(fù)地跳所有...
上傳時(shí)間： 2014-01-18
上傳用戶：qq521
資源簡(jiǎn)介：Castalia 4 for Delphi 是在編程時(shí)后幫助分析代碼格式的插件。
上傳時(shí)間： 2015-04-27
上傳用戶：498732662
資源簡(jiǎn)介：4bit ALU 利用VHDL語(yǔ)言編寫(xiě)的4位ALU 開(kāi)發(fā)環(huán)境是在windows下
上傳時(shí)間： 2015-05-04
上傳用戶：litianchu
資源簡(jiǎn)介：使用該VHDL在仿真軟件中實(shí)現(xiàn)RSC(遞歸系統(tǒng)卷積)碼的編碼以及解碼硬件仿真
上傳時(shí)間： 2013-12-16
上傳用戶：xuanchangri
資源簡(jiǎn)介：給大家傳兩個(gè)Keil的插件,平凡工作室做的,很棒,可以在Keil中模擬出實(shí)驗(yàn)板,能作不少實(shí)驗(yàn)(ledkey,simboard) 使用說(shuō)明： 1. 請(qǐng)將下載的2個(gè)插件內(nèi)容拷貝到uVision 的安裝目錄下的 \Keil\C51\BIN 中 2. 修改 Tool.ini, 此文件位于 uVision 的安裝目錄 \keil...
上傳時(shí)間： 2015-05-23
上傳用戶：xiaodu1124
資源簡(jiǎn)介：用VHDL代碼寫(xiě)的并行轉(zhuǎn)串行的程序,波形圖正確,已經(jīng)在板子上運(yùn)行過(guò),良好
上傳時(shí)間： 2014-01-16
上傳用戶：gxf2016
資源簡(jiǎn)介：利用VHDL語(yǔ)言描述的一個(gè)簡(jiǎn)單微處理器,可以通過(guò)修改源碼來(lái)調(diào)整指令集,可以在Quartus II上直接運(yùn)行和編譯.
上傳時(shí)間： 2015-05-26
上傳用戶：firstbyte
資源簡(jiǎn)介：在Eclipse上開(kāi)發(fā)J2ME程序的插件
上傳時(shí)間： 2013-12-17
上傳用戶：zhouli
資源簡(jiǎn)介：在xilinx的ise環(huán)境下用VHDL編寫(xiě)的一個(gè)時(shí)鐘程序。
上傳時(shí)間： 2015-06-06
上傳用戶：asddsd
資源簡(jiǎn)介：用VHDL語(yǔ)言寫(xiě)的時(shí)鐘程序。采用模塊化編程?？稍贓PM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。
上傳時(shí)間： 2015-06-16
上傳用戶：851197153
資源簡(jiǎn)介：通過(guò)VHDL語(yǔ)言編寫(xiě)的計(jì)數(shù)器程序,可以在一嗎器顯示管上分段顯示小時(shí),分,秒,并且可以分別清零
上傳時(shí)間： 2013-12-16
上傳用戶：s363994250
資源簡(jiǎn)介：這是本人在Max plus2環(huán)境下用VHDL語(yǔ)言編的交通燈控制程序。做EDA課程設(shè)計(jì)的朋友可以下來(lái)參考參考。
上傳時(shí)間： 2014-01-19
上傳用戶：003030
資源簡(jiǎn)介：這是我在實(shí)習(xí)中編寫(xiě)的程序,使用的是VHDL語(yǔ)言,初學(xué)的可以
上傳時(shí)間： 2014-01-27
上傳用戶：變形金剛
資源簡(jiǎn)介：是一個(gè)用于java的插件,在eclipse環(huán)境中,可實(shí)現(xiàn)可視化
上傳時(shí)間： 2014-01-17
上傳用戶：zwei41
資源簡(jiǎn)介：Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 語(yǔ)言寫(xiě)的在顯示器上顯示圖案的程序
上傳時(shí)間： 2015-10-14
上傳用戶：ardager
資源簡(jiǎn)介：利用超高速硬件描述語(yǔ)言(VHDL)在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)上編程實(shí)現(xiàn)的純數(shù)字式等精度頻率計(jì)，不但具有較高的測(cè)量精度，而且其測(cè)量精度不會(huì)隨著被測(cè)信號(hào)頻率的降低而下降。為了實(shí)現(xiàn)對(duì)任意信號(hào)進(jìn)行頻率測(cè)量，在前端輸入加整形電路即可。
上傳時(shí)間： 2013-12-06
上傳用戶：it男一枚
資源簡(jiǎn)介：該課件詳細(xì)的講述了VHDL在電子設(shè)計(jì)的中的應(yīng)用，及其VHDL程序設(shè)計(jì)的方方面面，從VHDL語(yǔ)言的產(chǎn)生，發(fā)展，到VHDL語(yǔ)言的語(yǔ)法，該書(shū)中還附有幾百個(gè)源程序，并且每個(gè)程序都有詳盡的注釋，很適合有志于VHDL學(xué)習(xí)的初學(xué)者。
上傳時(shí)間： 2015-10-29
上傳用戶：gyq
資源簡(jiǎn)介：采用VHDL語(yǔ)言編寫(xiě)的16x2液晶顯示模塊的驅(qū)動(dòng)程序。在quartus中編譯完成，可直接運(yùn)行
上傳時(shí)間： 2015-12-22
上傳用戶：hopy
資源簡(jiǎn)介：VB鼠標(biāo)滾輪,在VB中使用的鼠標(biāo)滾輪。編譯到系統(tǒng)目錄下即可。這是一個(gè)VB的插件。
上傳時(shí)間： 2015-12-23
上傳用戶：清風(fēng)冷雨
資源簡(jiǎn)介：VHDL在實(shí)際應(yīng)用中的應(yīng)用技巧,,,以及發(fā)展趨勢(shì)
上傳時(shí)間： 2013-12-18
上傳用戶：jing911003
資源簡(jiǎn)介：VHDL在MAX+plusII下進(jìn)行的電路設(shè)計(jì)!是一個(gè)WORD文檔!
上傳時(shí)間： 2013-12-15
上傳用戶：star_in_rain
資源簡(jiǎn)介：這個(gè)程序是用VHDL語(yǔ)言編寫(xiě)的對(duì)AD7862在數(shù)據(jù)采集中進(jìn)行設(shè)計(jì)，并進(jìn)行波形仿真，是對(duì)芯片的進(jìn)一步了解??！希望對(duì)相關(guān)硬件的朋友有用?。?/p>
上傳時(shí)間： 2016-01-15
上傳用戶：372825274
資源簡(jiǎn)介：源代碼不同軟件對(duì)VHDL語(yǔ)法的支持范圍是不一樣的,以下程序中的某些語(yǔ)句可能不能運(yùn)行在所有的軟件平臺(tái)之上,因此程序可能要作一些修改,同時(shí)務(wù)必注意閱讀程序中的注釋。
上傳時(shí)間： 2016-03-10
上傳用戶：yan2267246
資源簡(jiǎn)介：在quartus中用VHDL語(yǔ)言開(kāi)發(fā)的crc校驗(yàn)
上傳時(shí)間： 2016-03-21
上傳用戶：xfbs821
資源簡(jiǎn)介：分頻電路的VHDL設(shè)計(jì),在你的設(shè)計(jì)中,如果有用到分頻電路的話,他將幫組你了解分頻電路
上傳時(shí)間： 2013-12-20
上傳用戶：a6697238
資源簡(jiǎn)介：在EDA的MAX+PLUS II開(kāi)發(fā)環(huán)境下用VHDL編寫(xiě)的全加器
上傳時(shí)間： 2016-06-14
上傳用戶：tzl1975
資源簡(jiǎn)介：這個(gè)是在Visual 6.0下的插件 named as Visual Assist X,安裝到VS下，對(duì)代碼編輯很有用處。
上傳時(shí)間： 2013-12-10
上傳用戶：gaojiao1999
資源簡(jiǎn)介：采用VHDL語(yǔ)言編寫(xiě)的UP3開(kāi)發(fā)板電子鐘程序。在quartus中編譯完成。
上傳時(shí)間： 2014-01-10
上傳用戶：Breathe0125
資源簡(jiǎn)介：用VHDL開(kāi)發(fā)的up3 clock,可以在up3的led上顯示24小時(shí)制時(shí)分秒
上傳時(shí)間： 2016-08-01
上傳用戶：ynsnjs
