相 關(guān) 資 源

• 數(shù)字時(shí)鐘的VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)字時(shí)鐘的VHDL語言描述，具有高精度，控制性能良好

  標(biāo)簽： VHDL 數(shù)字時(shí)鐘 語言

  上傳時(shí)間： 2016-09-27

  上傳用戶：ecooo

• 文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語言描述.免費(fèi)下載

  資源簡介：文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語言描述.

  標(biāo)簽： ARM_core_VHDL VHDL arm

  上傳時(shí)間： 2015-09-12

  上傳用戶：tonyshao

• 基于DS1302芯片的數(shù)字時(shí)鐘的c語言代碼. 已經(jīng)經(jīng)過調(diào)試,運(yùn)行正常免費(fèi)下載

  資源簡介：基于DS1302芯片的數(shù)字時(shí)鐘的c語言代碼. 已經(jīng)經(jīng)過調(diào)試,運(yùn)行正常

  標(biāo)簽： 1302 DS 芯片 數(shù)字時(shí)鐘

  上傳時(shí)間： 2015-11-27

  上傳用戶：海陸空653

• 是EDA設(shè)計(jì)的數(shù)字鐘的VHDL語言程序免費(fèi)下載

  資源簡介：是EDA設(shè)計(jì)的數(shù)字鐘的VHDL語言程序，可用Max+Plus2進(jìn)行編譯，仿真并下載到芯片中。

  標(biāo)簽： VHDL EDA 數(shù)字 語言程序

  上傳時(shí)間： 2016-04-30

  上傳用戶：manlian

• 乘法器的VHDL語言描述.本人調(diào)試已經(jīng)通過免費(fèi)下載

  資源簡介：乘法器的VHDL語言描述.本人調(diào)試已經(jīng)通過

  標(biāo)簽： VHDL 乘法器 語言 調(diào)試

  上傳時(shí)間： 2013-12-17

  上傳用戶：skhlm

• 應(yīng)用MaxplusII平臺(tái)的數(shù)字時(shí)鐘的VHDL源程序免費(fèi)下載

  資源簡介：應(yīng)用MaxplusII平臺(tái)的數(shù)字時(shí)鐘的VHDL源程序，可以解壓后直接運(yùn)行，已經(jīng)過測試，希望對大家有所幫助。

  標(biāo)簽： MaxplusII VHDL 數(shù)字時(shí)鐘 源程序

  上傳時(shí)間： 2017-01-05

  上傳用戶：love_stanford

• 8位全加器的VHDL語言描述免費(fèi)下載

  資源簡介：8位全加器的VHDL語言描述，有需要的頂一下。

  標(biāo)簽： VHDL 8位 全加器 語言

  上傳時(shí)間： 2017-05-30

  上傳用戶：aysyzxzm

• 這是一個(gè)電子時(shí)鐘的VHDL語言程序免費(fèi)下載

  資源簡介：這是一個(gè)電子時(shí)鐘的VHDL語言程序，非常好，注釋也比較清晰，它包括電子時(shí)鐘的所有功能。

  標(biāo)簽： VHDL 電子時(shí)鐘 語言程序

  上傳時(shí)間： 2017-09-19

  上傳用戶：stella2015

• 四位動(dòng)態(tài)數(shù)碼管顯示數(shù)字時(shí)鐘的分位和秒位。工具：Quartus ii 6.0 語言：VHDL免費(fèi)下載

  資源簡介：四位動(dòng)態(tài)數(shù)碼管顯示數(shù)字時(shí)鐘的分位和秒位。工具：Quartus ii 6.0 語言：VHDL

  標(biāo)簽： Quartus VHDL 6.0 ii

  上傳時(shí)間： 2017-06-15

  上傳用戶：asasasas

• 1.高精度數(shù)字秒表（0.01秒的VHDL語言實(shí)現(xiàn)） 2.具有定時(shí)免費(fèi)下載

  資源簡介：1.高精度數(shù)字秒表（0.01秒的VHDL語言實(shí)現(xiàn)） 2.具有定時(shí)，暫停，按鍵隨機(jī)存儲(chǔ)，翻頁回放功能； 3.對30M時(shí)鐘分頻產(chǎn)生顯示掃描時(shí)鐘 4.精度高達(dá)0.01s,并且可以通過改變主頻來更改分頻比和記數(shù)間隔，可控性高。 5.模塊化設(shè)計(jì)，其中的許多函數(shù)可以成為VHDL語言...

  標(biāo)簽： 0.01 VHDL 高精度 數(shù)字秒表

  上傳時(shí)間： 2015-08-16

  上傳用戶：waitingfy

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2013-09-04

  上傳用戶：a471778

• 大屏幕led點(diǎn)陣顯示的驅(qū)動(dòng)時(shí)序。 使用VHDL語言描述。其中rom文件可以使用lpm_megcore自動(dòng)生成。免費(fèi)下載

  資源簡介：大屏幕led點(diǎn)陣顯示的驅(qū)動(dòng)時(shí)序。 使用VHDL語言描述。其中rom文件可以使用lpm_megcore自動(dòng)生成。

  標(biāo)簽： lpm_megcore VHDL led rom

  上傳時(shí)間： 2015-04-04

  上傳用戶：kernaling

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2014-08-31

  上傳用戶：yan2267246

• 利用VHDL語言描述的一個(gè)簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在Quartus II上直接運(yùn)行和編譯.免費(fèi)下載

  資源簡介：利用VHDL語言描述的一個(gè)簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在Quartus II上直接運(yùn)行和編譯.

  標(biāo)簽： Quartus VHDL 語言 微處理器

  上傳時(shí)間： 2015-05-26

  上傳用戶：firstbyte

• 基于VHDL語言描述的一個(gè)分頻器免費(fèi)下載

  資源簡介：基于VHDL語言描述的一個(gè)分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。

  標(biāo)簽： VHDL 語言 分頻器

  上傳時(shí)間： 2013-12-31

  上傳用戶：集美慧

• 一個(gè)有效位為4位的十進(jìn)制的數(shù)字頻率計(jì),VHDL語言編寫免費(fèi)下載

  資源簡介：一個(gè)有效位為4位的十進(jìn)制的數(shù)字頻率計(jì),VHDL語言編寫，已在硬件實(shí)驗(yàn)箱上實(shí)驗(yàn)通過。

  標(biāo)簽： VHDL 十進(jìn)制 數(shù)字頻率計(jì) 語言

  上傳時(shí)間： 2013-12-22

  上傳用戶：weixiao99

• 用VHDL 語言描述頻率計(jì)的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL 語言描述頻率計(jì)的設(shè)計(jì)，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 頻率計(jì)

  上傳時(shí)間： 2013-12-24

  上傳用戶：change0329

• 用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中免費(fèi)下載

  資源簡介：用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中

  標(biāo)簽： VHDL FPGA 語言 彩燈

  上傳時(shí)間： 2014-01-10

  上傳用戶：日光微瀾

• 基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元免費(fèi)下載

  資源簡介：基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元，瑞典聯(lián)邦技術(shù)研究院（ETH）提供

  標(biāo)簽： VHDL 運(yùn)算 語言

  上傳時(shí)間： 2013-12-24

  上傳用戶：1583060504

• 無符號(hào)類型的除法器,有VHDL語言描述了無符號(hào)的除法器,包括測試文件免費(fèi)下載

  資源簡介：無符號(hào)類型的除法器,有VHDL語言描述了無符號(hào)的除法器,包括測試文件

  標(biāo)簽： VHDL 符號(hào) 除法器 測試

  上傳時(shí)間： 2016-04-11

  上傳用戶：qq1604324866

• 浮點(diǎn)型的乘法器,采用VHDL語言描述浮點(diǎn)型的乘法器,文中包含測試文件免費(fèi)下載

  資源簡介：浮點(diǎn)型的乘法器,采用VHDL語言描述浮點(diǎn)型的乘法器,文中包含測試文件

  標(biāo)簽： VHDL 浮點(diǎn) 乘法器 測試

  上傳時(shí)間： 2013-12-16

  上傳用戶：asdfasdfd

• 使用VHDL語言描述的單精度浮點(diǎn)處理器。源代碼來自國外網(wǎng)站。可實(shí)現(xiàn)單精度浮點(diǎn)數(shù)的加減乘運(yùn)算。免費(fèi)下載

  資源簡介：使用VHDL語言描述的單精度浮點(diǎn)處理器。源代碼來自國外網(wǎng)站。可實(shí)現(xiàn)單精度浮點(diǎn)數(shù)的加減乘運(yùn)算。

  標(biāo)簽： VHDL 精度 語言 浮點(diǎn)處理器

  上傳時(shí)間： 2016-05-04

  上傳用戶：xg262122

• sin波形信號(hào)發(fā)生起的程序 VHDL語言描述 QUartus免費(fèi)下載

  資源簡介：sin波形信號(hào)發(fā)生起的程序 VHDL語言描述 QUartus

  標(biāo)簽： QUartus VHDL sin 波形

  上傳時(shí)間： 2014-11-30

  上傳用戶：diets

• 用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器免費(fèi)下載

  資源簡介：用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器，該交通燈系統(tǒng)為一個(gè)十字路口交通管理信號(hào)燈，用于主干道與鄉(xiāng)間公路的交叉路口，要求是優(yōu)先保證主干道的暢通，因此平時(shí)處于“主干道綠燈，鄉(xiāng)間道紅燈”狀態(tài)，只有在鄉(xiāng)間公路有車輛要穿行主干道時(shí)才將交通燈切向“主干...

  標(biāo)簽： VHDL 語言 交通燈控制器

  上傳時(shí)間： 2013-12-01

  上傳用戶：遠(yuǎn)遠(yuǎn)ssad

• 這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊，使用了來自opencores.org的I2C核，已在altera的cyclone芯片上調(diào)試通過

  標(biāo)簽： VHDL I2C 語言 自動(dòng)

  上傳時(shí)間： 2013-12-19

  上傳用戶：一諾88

• SPI串口的內(nèi)核實(shí)現(xiàn)（分別使用verilog和VHDL語言描述的）免費(fèi)下載

  資源簡介：SPI串口的內(nèi)核實(shí)現(xiàn)（分別使用verilog和VHDL語言描述的）

  標(biāo)簽： verilog VHDL SPI 串口

  上傳時(shí)間： 2014-01-24

  上傳用戶：sssl

• 利用VHDL語言描述的5分頻器（改變程序中m1,m2值免費(fèi)下載

  資源簡介：利用VHDL語言描述的5分頻器（改變程序中m1,m2值，可作為任意奇數(shù)分頻器）

  標(biāo)簽： VHDL 語言 分頻器 改變

  上傳時(shí)間： 2013-12-23

  上傳用戶：稀世之寶039

• 8051的IP,采用VHDL語言描述,支持intel的HEX格式,包括中斷,定時(shí)器等.免費(fèi)下載

  資源簡介：8051的IP,采用VHDL語言描述,支持intel的HEX格式,包括中斷,定時(shí)器等.

  標(biāo)簽： intel 8051 VHDL HEX

  上傳時(shí)間： 2016-12-23

  上傳用戶：1079836864

• 基于VHDL語言描述的dpll免費(fèi)下載

  資源簡介：基于VHDL語言描述的dpll，以及圖片

  標(biāo)簽： VHDL dpll 語言

  上傳時(shí)間： 2016-12-24

  上傳用戶：四只眼

• 一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2013-12-28

  上傳用戶：lijianyu172