亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > UART發送TX控制電路設計

UART發送TX控制電路設計

  • 資源大小:2 K
  • 上傳時間: 2016-06-23
  • 上傳用戶:fsweb
  • 資源積分:2 下載積分
  • 標      簽: UART 發送 控制 電路設計

資 源 簡 介

UART發送TX控制電路設計,以波特率產生器的EnableTX將數據DATAO以LOAD信號將其送入發送緩沖器Tbuff,并令寄存器內容已載有數據而非空出的標志tmpTBufE=0。當同步波特率信號來臨時監視是否處于tmpTBufE=0(內有數據)以及tmpTRegE=1(沒有數據)。即處于尚未啟動發送態則將Tbuff緩沖寄存器 送入傳輸寄存器Treg內并令tmpTRegE=0(內又送入數據),但因Tbuff已轉送入緩沖寄存器TregE內,為空故令tmpTBufE=1,此tmpTBufE代表緩沖寄存器Tbuff是否為空可再予以送入新的要發送的數據。假如tmpTRegE=0(內有數據)則便要開始進行數據串行傳輸,傳出數據為8位,連同啟動信號“0”共需9位的發送計數,以BitCnt作計數。當BitCnt=0計數器便開始遞加計數字節,同時令起始信號為0,送入TxD輸出端輸出。而計數器為1-8時都將TReg的最低位Treg(0)輸出到TxD端,并令Treg[]作算術右移運算,依次將Treg[]的D7-D0通過D0移到TxD端輸出,直到第9位時停止移位,并將停止位TxD=0發送而結束一個8位數據的發送。

相 關 資 源

主站蜘蛛池模板: 新干县| 天门市| 乌海市| 安图县| 南乐县| 临沭县| 静乐县| 清新县| 大关县| 沂源县| 行唐县| 武强县| 莱州市| 万年县| 渑池县| 定边县| 巴中市| 库伦旗| 江门市| 阿克陶县| 肃宁县| 富顺县| 依兰县| 陈巴尔虎旗| 家居| 大邑县| 临海市| 宝鸡市| 馆陶县| 罗甸县| 绍兴县| 尼玛县| 黄山市| 逊克县| 齐河县| 聂荣县| 五寨县| 福海县| 龙山县| 蒙阴县| 溧阳市|