亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時

本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時

  • 資源大小:111 K
  • 上傳時間: 2013-12-06
  • 上傳用戶:yubo0808140725
  • 資源積分:2 下載積分
  • 標      簽: faster set_en slower 信號

資 源 簡 介

本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時,(hh,hl,ml,mh,sh,sl)--時,分,秒顯示信號。 校時的時候,秒清零。

相 關 資 源

主站蜘蛛池模板: 德安县| 泰安市| 龙口市| 遵化市| 凤山县| 仙居县| 彩票| 山阳县| 潢川县| 武汉市| 东阳市| 如皋市| 靖边县| 桐城市| 开化县| 定远县| 长春市| 奉新县| 佛坪县| 千阳县| 大理市| 黑河市| 申扎县| 武清区| 香河县| 凭祥市| 资中县| 独山县| 淮北市| 衡山县| 方山县| 滕州市| 恩施市| 南投市| 桐城市| 海林市| 敦化市| 卢湾区| 正镶白旗| 明水县| 宝清县|