相 關(guān) 資 源

• 靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)設(shè)計(jì)VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)設(shè)計(jì)VHDL代碼，已經(jīng)生成的了

  標(biāo)簽： SRAM VHDL 隨機(jī) 存儲(chǔ)器

  上傳時(shí)間： 2016-05-15

  上傳用戶：lindor

• ZBT（高速同步）SRAM控制器參考設(shè)計(jì)VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：ZBT（高速同步）SRAM控制器參考設(shè)計(jì)VHDL代碼

  標(biāo)簽： SRAM VHDL ZBT 控制器

  上傳時(shí)間： 2014-01-19

  上傳用戶：chens000

• USB接口控制器參考設(shè)計(jì)VHDL代碼,方便開(kāi)發(fā)FPGA人員進(jìn)行USB的開(kāi)發(fā)免費(fèi)下載

  資源簡(jiǎn)介：USB接口控制器參考設(shè)計(jì)VHDL代碼,方便開(kāi)發(fā)FPGA人員進(jìn)行USB的開(kāi)發(fā)，是一個(gè)不錯(cuò)的源碼。

  標(biāo)簽： USB FPGA VHDL 接口控制器

  上傳時(shí)間： 2015-12-02

  上傳用戶：BOBOniu

• 簡(jiǎn)單的16位CPU的VHDL設(shè)計(jì) VHDL代碼和cpu設(shè)計(jì)過(guò)程免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單的16位CPU的VHDL設(shè)計(jì) VHDL代碼和cpu設(shè)計(jì)過(guò)程

  標(biāo)簽： VHDL VHDL CPU cpu

  上傳時(shí)間： 2016-06-04

  上傳用戶：tonyshao

• 基于FPGA的交通燈控制器設(shè)計(jì)(VHDL代碼全-各個(gè)模塊均調(diào)試通過(guò))免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈控制器設(shè)計(jì)(VHDL代碼全-各個(gè)模塊均調(diào)試通過(guò))這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！

  標(biāo)簽： fpga 交通控制器 VHDL

  上傳時(shí)間： 2021-12-27

  上傳用戶：

• 存儲(chǔ)器技術(shù).doc免費(fèi)下載

  資源簡(jiǎn)介：存儲(chǔ)器技術(shù).doc 計(jì)算機(jī)的主存儲(chǔ)器（Main Memory），又稱為內(nèi)部存儲(chǔ)器，簡(jiǎn)稱為內(nèi)存。內(nèi)存實(shí)質(zhì)上是一組或多組具備數(shù)據(jù)輸入輸出和數(shù)據(jù)存儲(chǔ)功能的集成電路。內(nèi)存的主要作用是用來(lái)存放計(jì)算機(jī)系統(tǒng)執(zhí)行時(shí)所需要的數(shù)據(jù)，存放各種輸入、輸出數(shù)據(jù)和中間計(jì)算結(jié)果，以及與...

  標(biāo)簽： 存儲(chǔ)器

  上傳時(shí)間： 2014-01-10

  上傳用戶：18752787361

• ZBT SRAM控制器參考設(shè)計(jì),xilinx提供VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：ZBT SRAM控制器參考設(shè)計(jì),xilinx提供VHDL代碼 Description: ? Contains the following files ??? readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: ? All Installation/Use: ? Use 'unzip' on the .zip file and 'gun...

  標(biāo)簽： xilinx SRAM VHDL ZBT

  上傳時(shí)間： 2013-11-24

  上傳用戶：31633073

• ZBT SRAM控制器參考設(shè)計(jì),xilinx提供VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：ZBT SRAM控制器參考設(shè)計(jì),xilinx提供VHDL代碼 Description: ? Contains the following files ??? readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: ? All Installation/Use: ? Use 'unzip' on the .zip file and 'gun...

  標(biāo)簽： xilinx SRAM VHDL ZBT

  上傳時(shí)間： 2013-10-25

  上傳用戶：peterli123456

• 隨機(jī)存儲(chǔ)器VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：隨機(jī)存儲(chǔ)器VHDL代碼，已用quartusII6.0驗(yàn)證，可用，可實(shí)現(xiàn)模塊

  標(biāo)簽： VHDL 隨機(jī) 存儲(chǔ)器 代碼

  上傳時(shí)間： 2017-07-18

  上傳用戶：wfl_yy

• VHDL設(shè)計(jì)的經(jīng)驗(yàn)-編寫(xiě)VHDL代碼時(shí)避免不應(yīng)有的錯(cuò)誤免費(fèi)下載

  資源簡(jiǎn)介：VHDL設(shè)計(jì)的經(jīng)驗(yàn)，高人手記，讓你在編寫(xiě)VHDL代碼時(shí)避免不應(yīng)用的錯(cuò)誤和修改錯(cuò)誤。

  標(biāo)簽： VHDL 經(jīng)驗(yàn) 代碼 編寫(xiě)

  上傳時(shí)間： 2013-08-19

  上傳用戶：sammi

• USB接口控制器參考設(shè)計(jì),xilinx提供VHDL代碼 us免費(fèi)下載

  資源簡(jiǎn)介：USB接口控制器參考設(shè)計(jì),xilinx提供VHDL代碼 usb xilinx VHDL ;? This program is free software; you can redistribute it and/or modify ;? it under the terms of the GNU General Public License as published by ;? the Free Software Foundation;...

  標(biāo)簽： xilinx VHDL USB us

  上傳時(shí)間： 2013-10-12

  上傳用戶：windgate

• UART 4 UART參考設(shè)計(jì)，Xilinx提供VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART 4 UART參考設(shè)計(jì)，Xilinx提供VHDL代碼 uart_VHDL This zip file contains the following folders: ?\VHDL_source??-- Source VHDL files: ?????uart.vhd ?- top level file ?????txmit.vhd?- transmit portion of uart ?????r...

  標(biāo)簽： UART Xilinx VHDL 參考設(shè)計(jì)

  上傳時(shí)間： 2013-11-07

  上傳用戶：jasson5678

• USB接口控制器參考設(shè)計(jì),xilinx提供VHDL代碼 us免費(fèi)下載

  資源簡(jiǎn)介：USB接口控制器參考設(shè)計(jì),xilinx提供VHDL代碼 usb xilinx VHDL ;? This program is free software; you can redistribute it and/or modify ;? it under the terms of the GNU General Public License as published by ;? the Free Software Foundation;...

  標(biāo)簽： xilinx VHDL USB us

  上傳時(shí)間： 2013-10-29

  上傳用戶：zhouchang199

• UART 4 UART參考設(shè)計(jì)，Xilinx提供VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART 4 UART參考設(shè)計(jì)，Xilinx提供VHDL代碼 uart_VHDL This zip file contains the following folders: ?\VHDL_source??-- Source VHDL files: ?????uart.vhd ?- top level file ?????txmit.vhd?- transmit portion of uart ?????r...

  標(biāo)簽： UART Xilinx VHDL 參考設(shè)計(jì)

  上傳時(shí)間： 2013-11-02

  上傳用戶：18862121743

• Lwip協(xié)議棧的設(shè)計(jì)與實(shí)現(xiàn) LWIP是TCP/IP協(xié)議棧的一種實(shí)現(xiàn)。LWIP的主要目的是減少存儲(chǔ)器利用量和代碼尺寸免費(fèi)下載

  資源簡(jiǎn)介：Lwip協(xié)議棧的設(shè)計(jì)與實(shí)現(xiàn) LWIP是TCP/IP協(xié)議棧的一種實(shí)現(xiàn)。LWIP的主要目的是減少存儲(chǔ)器利用量和代碼尺寸，使 LWIP適合應(yīng)用于小的、資源有限的處理器如嵌入式系統(tǒng)。為了減少處理器和存儲(chǔ)器要求，lwIP可以通過(guò)不需任何數(shù)據(jù)拷貝的API進(jìn)行裁減。 本文敘述了lwIP...

  標(biāo)簽： LWIP Lwip TCP 協(xié)議棧

  上傳時(shí)間： 2013-12-20

  上傳用戶：waizhang

• 通用存儲(chǔ)器VHDL代碼庫(kù),The Free IP Project VHDL Free-FIFO, Quartus standard library.免費(fèi)下載

  資源簡(jiǎn)介：通用存儲(chǔ)器VHDL代碼庫(kù),The Free IP Project VHDL Free-FIFO, Quartus standard library.

  標(biāo)簽： VHDL Free-FIFO standard Project

  上傳時(shí)間： 2013-12-12

  上傳用戶：天涯

• 最新lwip1。2。0版本。。。。大家快來(lái)下。。。。Lwip協(xié)議棧的設(shè)計(jì)與實(shí)現(xiàn) LWIP是TCP/IP協(xié)議棧的一種實(shí)現(xiàn)。LWIP的主要目的是減少存儲(chǔ)器利用量和代碼尺寸免費(fèi)下載

  資源簡(jiǎn)介：最新lwip1。2。0版本。。。。大家快來(lái)下。。。。Lwip協(xié)議棧的設(shè)計(jì)與實(shí)現(xiàn) LWIP是TCP/IP協(xié)議棧的一種實(shí)現(xiàn)。LWIP的主要目的是減少存儲(chǔ)器利用量和代碼尺寸，使 LWIP適合應(yīng)用于小的、資源有限的處理器如嵌入式系統(tǒng)。為了減少處理器和存儲(chǔ)器要求，lwIP可以通過(guò)不需...

  標(biāo)簽： LWIP lwip1 Lwip TCP

  上傳時(shí)間： 2015-08-10

  上傳用戶：jackgao

• 循環(huán)糾錯(cuò)碼譯碼器VHDL代碼。通信方面FPGA設(shè)計(jì)基礎(chǔ)代碼。免費(fèi)下載

  資源簡(jiǎn)介：循環(huán)糾錯(cuò)碼譯碼器VHDL代碼。通信方面FPGA設(shè)計(jì)基礎(chǔ)代碼。

  標(biāo)簽： VHDL FPGA 代碼 循環(huán)

  上傳時(shí)間： 2013-12-09

  上傳用戶：xyipie

• 此文是一個(gè)完整的字符發(fā)生器的設(shè)計(jì)及設(shè)置,文中有完整的VHDL代碼及原理圖.免費(fèi)下載

  資源簡(jiǎn)介：此文是一個(gè)完整的字符發(fā)生器的設(shè)計(jì)及設(shè)置,文中有完整的VHDL代碼及原理圖.

  標(biāo)簽： VHDL 字符 發(fā)生器 代碼

  上傳時(shí)間： 2013-12-30

  上傳用戶：rocwangdp

• 在網(wǎng)上找到的通用存儲(chǔ)器VHDL代碼庫(kù)免費(fèi)下載

  資源簡(jiǎn)介：在網(wǎng)上找到的通用存儲(chǔ)器VHDL代碼庫(kù)，覺(jué)得挺好用的。

  標(biāo)簽： VHDL 通用存儲(chǔ)器 代碼

  上傳時(shí)間： 2014-08-25

  上傳用戶：dongbaobao

• 靜態(tài)隨機(jī)讀取存儲(chǔ)器行為模型免費(fèi)下載

  資源簡(jiǎn)介：靜態(tài)隨機(jī)讀取存儲(chǔ)器行為模型，可以應(yīng)用于modelsim環(huán)境的仿真。

  標(biāo)簽： 隨機(jī) 讀取 存儲(chǔ)器 行為模型

  上傳時(shí)間： 2013-12-25

  上傳用戶：woshini123456

• 偽隨機(jī)序列發(fā)生器的VHDL算法 設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：偽隨機(jī)序列發(fā)生器的VHDL算法 設(shè)計(jì)一個(gè)偽隨機(jī)序列發(fā)生器，采用的生成多項(xiàng)式為1+X^3+X^7。要求具有一個(gè)RESET端和兩個(gè)控制端來(lái)調(diào)整寄存器初值（程序中設(shè)定好四種非零初值可選）。

  標(biāo)簽： VHDL 偽隨機(jī)序列 發(fā)生器 算法

  上傳時(shí)間： 2016-05-09

  上傳用戶：wxhwjf

• 一個(gè)最大公約數(shù)七段顯示器編碼VHDL代碼設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)最大公約數(shù)七段顯示器編碼VHDL代碼設(shè)計(jì)

  標(biāo)簽： VHDL 顯示器 代碼設(shè)計(jì) 編碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：亞亞娟娟123

• 靜態(tài)存儲(chǔ)器的工作特性及使用方法。半導(dǎo)體隨機(jī)存儲(chǔ)器如何存儲(chǔ)和讀取數(shù)據(jù)。免費(fèi)下載

  資源簡(jiǎn)介：靜態(tài)存儲(chǔ)器的工作特性及使用方法。半導(dǎo)體隨機(jī)存儲(chǔ)器如何存儲(chǔ)和讀取數(shù)據(jù)。

  標(biāo)簽： 靜態(tài)存儲(chǔ)器 半導(dǎo)體 隨機(jī) 存儲(chǔ)器

  上傳時(shí)間： 2016-07-27

  上傳用戶：李彥東

• 里面含大量VHDL設(shè)計(jì)原代碼免費(fèi)下載

  資源簡(jiǎn)介：里面含大量VHDL設(shè)計(jì)原代碼，適合初學(xué)者學(xué)習(xí)，并含綜合設(shè)計(jì)題目。

  標(biāo)簽： VHDL 代碼

  上傳時(shí)間： 2016-07-28

  上傳用戶：cooran

• 樂(lè)曲硬件演奏電路設(shè)計(jì)的全部VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：樂(lè)曲硬件演奏電路設(shè)計(jì)的全部VHDL代碼，在QuartusII環(huán)境下編譯通過(guò)，已存在QuartusII項(xiàng)目

  標(biāo)簽： VHDL 硬件 電路設(shè)計(jì) 代碼

  上傳時(shí)間： 2013-12-23

  上傳用戶：lwwhust

• VHDL代碼 使用quartus編譯 cpu中 alu的設(shè)計(jì) 可作為課程設(shè)計(jì)的參考 此為16的運(yùn)算器免費(fèi)下載

  資源簡(jiǎn)介：VHDL代碼 使用quartus編譯 cpu中 alu的設(shè)計(jì) 可作為課程設(shè)計(jì)的參考 此為16的運(yùn)算器

  標(biāo)簽： quartus VHDL cpu alu

  上傳時(shí)間： 2013-12-29

  上傳用戶：shinesyh

• VHDL代碼： 電梯控制器程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：VHDL代碼： 電梯控制器程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單

  標(biāo)簽： VHDL fpga 代碼 電梯控制器

  上傳時(shí)間： 2013-12-22

  上傳用戶：huyiming139

• VHDL代碼： 電子琴程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：VHDL代碼： 電子琴程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單

  標(biāo)簽： VHDL fpga 代碼 電子琴

  上傳時(shí)間： 2016-12-25

  上傳用戶：努力努力再努力

• VHDL代碼：頻率計(jì)程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：VHDL代碼：頻率計(jì)程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單

  標(biāo)簽： VHDL fpga 代碼 頻率計(jì)

  上傳時(shí)間： 2014-01-16

  上傳用戶：yd19890720