相 關(guān) 資 源

• verilog開發(fā)的FIFO免費(fèi)下載

  資源簡介：verilog開發(fā)的FIFO，經(jīng)過驗(yàn)證，有完整版本的測試程序，經(jīng)典之作

  標(biāo)簽： verilog FIFO

  上傳時(shí)間： 2013-12-26

  上傳用戶：weixiao99

• 關(guān)于verilog開發(fā)的實(shí)驗(yàn)指導(dǎo)書免費(fèi)下載

  資源簡介：關(guān)于verilog開發(fā)的實(shí)驗(yàn)指導(dǎo)書，對于初學(xué)者很好

  標(biāo)簽： verilog 實(shí)驗(yàn)指導(dǎo)書

  上傳時(shí)間： 2015-06-16

  上傳用戶：zhuoying119

• 一個(gè)可以綜合的verilog 寫的FIFO存儲(chǔ)器 內(nèi)附文檔說明免費(fèi)下載

  資源簡介：一個(gè)可以綜合的verilog 寫的FIFO存儲(chǔ)器 內(nèi)附文檔說明

  標(biāo)簽： verilog FIFO 存儲(chǔ)器 文檔

  上傳時(shí)間： 2015-11-15

  上傳用戶：Avoid98

• 在ISE下用verilog開發(fā)的16位進(jìn)位現(xiàn)行加法器免費(fèi)下載

  資源簡介：在ISE下用verilog開發(fā)的16位進(jìn)位現(xiàn)行加法器

  標(biāo)簽： verilog ISE 進(jìn)位 加法器

  上傳時(shí)間： 2013-12-17

  上傳用戶：維子哥哥

• 一個(gè)可以綜合的verilog 寫的FIFO存儲(chǔ)器免費(fèi)下載

  資源簡介：一個(gè)可以綜合的verilog 寫的FIFO存儲(chǔ)器，word格式

  標(biāo)簽： verilog FIFO 存儲(chǔ)器

  上傳時(shí)間： 2016-04-23

  上傳用戶：天誠24

• verilog開發(fā)的I2c接口模塊免費(fèi)下載

  資源簡介：verilog開發(fā)的I2c接口模塊，如何需要更詳細(xì)的資料，請參考www.opencores.org網(wǎng)站

  標(biāo)簽： verilog I2c 接口模塊

  上傳時(shí)間： 2013-12-10

  上傳用戶：ippler8

• 用verilog寫的FIFO程序免費(fèi)下載

  資源簡介：用verilog寫的FIFO程序，可以直接引用經(jīng)本人測試

  標(biāo)簽： verilog FIFO 程序

  上傳時(shí)間： 2017-01-15

  上傳用戶：1427796291

• 基于verilog開發(fā)的PS2的接口設(shè)計(jì)免費(fèi)下載

  資源簡介：基于verilog開發(fā)的PS2的接口設(shè)計(jì)，可以模擬PS2的鼠標(biāo)和鍵盤的接口！

  標(biāo)簽： verilog PS2 接口設(shè)計(jì)

  上傳時(shí)間： 2014-01-13

  上傳用戶：

• verilog開發(fā)的電子相冊系統(tǒng)免費(fèi)下載

  資源簡介：verilog開發(fā)的電子相冊系統(tǒng)，是基于Altera的FPGA芯片和IP核的設(shè)計(jì)！

  標(biāo)簽： verilog 電子

  上傳時(shí)間： 2014-01-05

  上傳用戶：yoleeson

• verilog開發(fā)的PCI target模塊免費(fèi)下載

  資源簡介：verilog開發(fā)的PCI target模塊，能完成配置空間的讀寫以及單次的memory讀寫，原創(chuàng)。呵呵

  標(biāo)簽： verilog target PCI 模塊

  上傳時(shí)間： 2013-12-16

  上傳用戶：Yukiseop

• cycloneII Quartus verilog開發(fā)的簡單時(shí)序電路免費(fèi)下載

  資源簡介：cycloneII Quartus verilog開發(fā)的簡單時(shí)序電路

  標(biāo)簽： cycloneII Quartus verilog 時(shí)序電路

  上傳時(shí)間： 2014-01-22

  上傳用戶：1079836864

• 基于verilog開發(fā)的　ｃａｎ　接口　ＩＰ　核已經(jīng)調(diào)試通過附有說明免費(fèi)下載

  資源簡介：基于verilog開發(fā)的　ｃａｎ　接口　ＩＰ　核已經(jīng)調(diào)試通過附有說明

  標(biāo)簽： verilog 接口 調(diào)試

  上傳時(shí)間： 2014-12-07

  上傳用戶：jennyzai

• 使用verilog編寫的同步FIFO免費(fèi)下載

  資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實(shí)用。

  標(biāo)簽： verilog FIFO 編寫

  上傳時(shí)間： 2013-08-12

  上傳用戶：ljt101007

• verilog硬件描述語言進(jìn)行開發(fā)的一些實(shí)際經(jīng)驗(yàn)免費(fèi)下載

  資源簡介：verilog硬件描述語言進(jìn)行開發(fā)的一些實(shí)際經(jīng)驗(yàn)

  標(biāo)簽： verilog 硬件描述語言 經(jīng)驗(yàn)

  上傳時(shí)間： 2015-05-12

  上傳用戶：黑漆漆

• verilog在maxpuls2下開發(fā)的電梯控制器的文檔（包括代碼）免費(fèi)下載

  資源簡介：verilog在maxpuls2下開發(fā)的電梯控制器的文檔（包括代碼），其中說明十分詳盡

  標(biāo)簽： maxpuls2 verilog 電梯控制器 文檔

  上傳時(shí)間： 2015-05-26

  上傳用戶：ouyangtongze

• 此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費(fèi)下載

  資源簡介：此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時(shí)間： 2014-01-20

  上傳用戶：zhichenglu

• 完整的用verilog語言開發(fā)的USB2.0 IP核源代碼免費(fèi)下載

  資源簡介：完整的用verilog語言開發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件

  標(biāo)簽： verilog USB 2.0 IP核

  上傳時(shí)間： 2015-07-09

  上傳用戶：維子哥哥

• 許多非常有用的 verilog 實(shí)例: ADC, FIFO, ADDER, MULTIPLIER 等免費(fèi)下載

  資源簡介：許多非常有用的 verilog 實(shí)例: ADC, FIFO, ADDER, MULTIPLIER 等

  標(biāo)簽： MULTIPLIER verilog ADDER FIFO

  上傳時(shí)間： 2015-10-06

  上傳用戶：電子世界

• 同步FIFO的verilog編碼 同步FIFO的verilog編碼免費(fèi)下載

  資源簡介：同步FIFO的verilog編碼 同步FIFO的verilog編碼

  標(biāo)簽： verilog FIFO 編碼

  上傳時(shí)間： 2013-12-30

  上傳用戶：gonuiln

• 一種新的FIFO實(shí)現(xiàn)方法,verilog描述免費(fèi)下載

  資源簡介：一種新的FIFO實(shí)現(xiàn)方法,verilog描述，通過modelsim 6.0 仿真，Quartue綜合

  標(biāo)簽： verilog FIFO 實(shí)現(xiàn)方法

  上傳時(shí)間： 2015-11-20

  上傳用戶：qq1604324866

• 采用verilog語言描述的FIFO和雙端口RAM源代碼。免費(fèi)下載

  資源簡介：采用verilog語言描述的FIFO和雙端口RAM源代碼。

  標(biāo)簽： verilog FIFO RAM 語言

  上傳時(shí)間： 2014-01-19

  上傳用戶：wxhwjf

• div的verilog開發(fā)程序免費(fèi)下載

  資源簡介：div的verilog開發(fā)程序，做稍微修改就可以應(yīng)用到具體的工程當(dāng)中

  標(biāo)簽： verilog div 程序

  上傳時(shí)間： 2014-01-24

  上傳用戶：lixinxiang

• verilog hdl開發(fā)的交通燈完整實(shí)例免費(fèi)下載

  資源簡介：verilog hdl開發(fā)的交通燈完整實(shí)例，是初學(xué)者學(xué)習(xí)fpga的典型例子

  標(biāo)簽： verilog hdl 交通燈

  上傳時(shí)間： 2016-04-30

  上傳用戶：xiaodu1124

• SD卡讀寫源代碼.用verilog編寫.很不錯(cuò).值得借鑒.特別對SD卡開發(fā)的人員!免費(fèi)下載

  資源簡介：SD卡讀寫源代碼.用verilog編寫.很不錯(cuò).值得借鑒.特別對SD卡開發(fā)的人員!

  標(biāo)簽： verilog SD卡讀寫 SD卡 源代碼

  上傳時(shí)間： 2014-01-12

  上傳用戶：skhlm

• 一個(gè)異步的FIFO的verilog程序,有測試程序免費(fèi)下載

  資源簡介：一個(gè)異步的FIFO的verilog程序,有測試程序

  標(biāo)簽： verilog FIFO 程序 測試程序

  上傳時(shí)間： 2016-08-14

  上傳用戶：1966640071

• FIFO.v verilog實(shí)現(xiàn)的先進(jìn)先出存儲(chǔ)器免費(fèi)下載

  資源簡介：FIFO.v verilog實(shí)現(xiàn)的先進(jìn)先出存儲(chǔ)器

  標(biāo)簽： verilog FIFO 存儲(chǔ)器

  上傳時(shí)間： 2016-08-25

  上傳用戶：GHF

• 基于verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： verilog FIFO HDL

  上傳時(shí)間： 2013-12-19

  上傳用戶：a3318966

• 用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運(yùn)行免費(fèi)下載

  資源簡介：用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運(yùn)行

  標(biāo)簽： verilog Atera Fpga DE1

  上傳時(shí)間： 2016-09-17

  上傳用戶：fnhhs

• 用verilog語言編寫的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費(fèi)下載

  資源簡介：用verilog語言編寫的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標(biāo)簽： verilog Flash NAND FIFO

  上傳時(shí)間： 2014-01-23

  上傳用戶：Yukiseop

• 自己用verilog寫的試驗(yàn)xilinx開發(fā)板vertex2上燈間隔2秒一亮免費(fèi)下載

  資源簡介：自己用verilog寫的試驗(yàn)xilinx開發(fā)板vertex2上燈間隔2秒一亮

  標(biāo)簽： verilog vertex2 xilinx 開發(fā)板

  上傳時(shí)間： 2013-12-26

  上傳用戶：奇奇奔奔