相 關(guān) 資 源

• SoC-Wishbone System IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：SoC-Wishbone System IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。

  標(biāo)簽： SoC-Wishbone System VHDL IP核

  上傳時(shí)間： 2014-01-13

  上傳用戶：集美慧

• SoC-Wishbone System IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：SoC-Wishbone System IP核的VHDL語(yǔ)言源代碼

  標(biāo)簽： SoC-Wishbone System VHDL IP核

  上傳時(shí)間： 2016-12-08

  上傳用戶：13188549192

• BIST 電路IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：BIST 電路IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。

  標(biāo)簽： BIST VHDL 電路 IP核

  上傳時(shí)間： 2013-12-15

  上傳用戶：lizhizheng88

• ARM7系統(tǒng)IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：ARM7系統(tǒng)IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。

  標(biāo)簽： ARM7 VHDL IP核

  上傳時(shí)間： 2016-03-14

  上傳用戶：偷心的海盜

• 鍵盤控制電路IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：鍵盤控制電路IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。

  標(biāo)簽： VHDL 鍵盤控制 電路 IP核

  上傳時(shí)間： 2014-01-02

  上傳用戶：450976175

• SDRAM控制IP核的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：SDRAM控制IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。

  標(biāo)簽： SDRAM VHDL IP核 控制

  上傳時(shí)間： 2014-08-04

  上傳用戶：gxrui1991

• FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-09-03

  上傳用戶：tsfh

• 關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-12-11

  上傳用戶：xmsmh

• 許多IP Core 的VHDL語(yǔ)言源代碼免費(fèi)下載

  資源簡(jiǎn)介：許多IP Core 的VHDL語(yǔ)言源代碼

  標(biāo)簽： Core VHDL 語(yǔ)言 源代碼

  上傳時(shí)間： 2013-12-29

  上傳用戶：yepeng139

• 8051微控制器的ip 核的VHDL源代碼,其中包含了相應(yīng)的測(cè)試程序.免費(fèi)下載

  資源簡(jiǎn)介：8051微控制器的ip 核的VHDL源代碼,其中包含了相應(yīng)的測(cè)試程序.

  標(biāo)簽： 8051 VHDL 微控制器 源代碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：784533221

• 文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語(yǔ)言描述.免費(fèi)下載

  資源簡(jiǎn)介：文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語(yǔ)言描述.

  標(biāo)簽： ARM_core_VHDL VHDL arm

  上傳時(shí)間： 2015-09-12

  上傳用戶：tonyshao

• 摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語(yǔ)言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．免費(fèi)下載

  資源簡(jiǎn)介：摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語(yǔ)言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．

  標(biāo)簽： RISC8 VHDL CPU IC

  上傳時(shí)間： 2014-07-11

  上傳用戶：lunshaomo

• wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信免費(fèi)下載

  資源簡(jiǎn)介：wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信，其接口簡(jiǎn)單，速度快 成為ip通信的主流

  標(biāo)簽： wishbone VHDL FPGA IP核

  上傳時(shí)間： 2014-01-09

  上傳用戶：maizezhen

• FFT變換的IP核的源代碼 VHDL~免費(fèi)下載

  資源簡(jiǎn)介：FFT變換的IP核的源代碼 VHDL~

  標(biāo)簽： VHDL FFT 變換 IP核

  上傳時(shí)間： 2015-03-15

  上傳用戶：bjgaofei

• 詳細(xì)描述了I2C的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫I2C的IP核的一本不錯(cuò)的參考資料免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了I2C的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫I2C的IP核的一本不錯(cuò)的參考資料

  標(biāo)簽： I2C VHDL 2.1 技術(shù)規(guī)范

  上傳時(shí)間： 2014-01-17

  上傳用戶：asdfasdfd

• 基于FPGA的MCS51核的VHDL語(yǔ)言設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...

  標(biāo)簽： FPGA VHDL MCS

  上傳時(shí)間： 2013-05-20

  上傳用戶：2525775

• 基于FPGA的MCS51核的VHDL語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...

  標(biāo)簽： FPGA VHDL MCS 51

  上傳時(shí)間： 2013-06-05

  上傳用戶：金宜

• 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過(guò)將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核...

  標(biāo)簽： SOPC IP核 異步串行通信

  上傳時(shí)間： 2013-11-12

  上傳用戶：894448095

• 一個(gè)交通燈的VHDL語(yǔ)言實(shí)現(xiàn) 用 ＶＣ的　　１．在指定的文件夾內(nèi)查找某個(gè)文件 　　　　　２．獲取系統(tǒng)文件夾的路徑免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)交通燈的VHDL語(yǔ)言實(shí)現(xiàn) 用 ＶＣ的　　１．在指定的文件夾內(nèi)查找某個(gè)文件 　　　　　２．獲取系統(tǒng)文件夾的路徑， 要求顯示windows System temp 當(dāng)前目錄的路徑 Ｃ語(yǔ)言　　跳馬問(wèn)題：在５＊５的棋盤上，以編號(hào)為１的點(diǎn)出發(fā)，按日只跳馬，要求不重復(fù)地跳所有...

  標(biāo)簽： VHDL 交通燈 語(yǔ)言

  上傳時(shí)間： 2014-01-18

  上傳用戶：qq521

• USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar免費(fèi)下載

  資源簡(jiǎn)介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來(lái)愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...

  標(biāo)簽： FPGA USB 20

  上傳時(shí)間： 2013-06-30

  上傳用戶：nanfeicui

• altera的FFT IP核的用戶手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：altera的FFT IP核的用戶手冊(cè)，介紹了如何使用ALTERA IP核生成FFT核，如何設(shè)置參數(shù)并講述了如何仿真，適用于通信方面的FPGA設(shè)計(jì)工程師，學(xué)生

  標(biāo)簽： altera FFT IP核 用戶手冊(cè)

  上傳時(shí)間： 2013-04-24

  上傳用戶：wanqunsheng

• 基于Avalon總線的8051MCU IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過(guò)采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功...

  標(biāo)簽： Avalon 8051 MCU 總線

  上傳時(shí)間： 2013-11-02

  上傳用戶：gundan

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說(shuō)明。 　　Step1：打開(kāi)QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2014-12-28

  上傳用戶：fghygef

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-11-04

  上傳用戶：bensonlly

• 定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼

  標(biāo)簽： LED 定制 IP核 源代碼

  上傳時(shí)間： 2013-10-19

  上傳用戶：gyq

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說(shuō)明。 　　Step1：打開(kāi)QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2013-10-18

  上傳用戶：909000580

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-10-19

  上傳用戶：wudu0932

• 8051核的VHDL原代碼。免費(fèi)下載

  資源簡(jiǎn)介：8051核的VHDL原代碼。

  標(biāo)簽： 8051 VHDL 代碼

  上傳時(shí)間： 2015-01-08

  上傳用戶：kikye

• FIR濾波器的VHDL語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FIR濾波器的VHDL語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： VHDL FIR 濾波器 語(yǔ)言

  上傳時(shí)間： 2015-01-25

  上傳用戶：Miyuki

• 偽隨機(jī)m序列產(chǎn)生的VHDL語(yǔ)言程序免費(fèi)下載

  資源簡(jiǎn)介：偽隨機(jī)m序列產(chǎn)生的VHDL語(yǔ)言程序

  標(biāo)簽： VHDL 偽隨機(jī) 序列 語(yǔ)言程序

  上傳時(shí)間： 2013-12-04

  上傳用戶：lnnn30