相 關(guān) 資 源

• pci 接口協(xié)議 用Verilog編寫免費(fèi)下載

  資源簡(jiǎn)介：pci 接口協(xié)議 用Verilog編寫，經(jīng)過(guò)測(cè)試使用，與大家共享

  標(biāo)簽： Verilog pci 接口協(xié)議 編寫

  上傳時(shí)間： 2014-01-09

  上傳用戶：Pzj

• 用Verilog編寫的pci——rtl級(jí)。免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的pci——rtl級(jí)。

  標(biāo)簽： Verilog pci rtl 編寫

  上傳時(shí)間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 用Verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)

  標(biāo)簽： USB Verilog JTAG 編寫

  上傳時(shí)間： 2013-12-12

  上傳用戶：洛木卓

• 用Verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)。免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)。

  標(biāo)簽： USB Verilog JTAG 編寫

  上傳時(shí)間： 2013-12-25

  上傳用戶：chenbhdt

• 用Verilog編寫的高速8路并行dds模塊免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的高速8路并行dds模塊，用于與高速da(1ghz或以上)接口產(chǎn)生任意頻率正弦波，模塊已經(jīng)經(jīng)過(guò)工程驗(yàn)證，用于產(chǎn)品中。

  標(biāo)簽： Verilog dds 8路 編寫

  上傳時(shí)間： 2014-01-04

  上傳用戶：ruan2570406

• 用Verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： Verilog 編寫 多功能 數(shù)字

  上傳時(shí)間： 2015-02-25

  上傳用戶：王者A

• 用Verilog編寫在FLEX10K上實(shí)現(xiàn)的簡(jiǎn)易CPU免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫在FLEX10K上實(shí)現(xiàn)的簡(jiǎn)易CPU

  標(biāo)簽： Verilog FLEX 10K CPU

  上傳時(shí)間： 2015-03-09

  上傳用戶：vodssv

• 用Verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過(guò)了免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過(guò)了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： Verilog rtl 編寫 網(wǎng)卡芯片

  上傳時(shí)間： 2015-03-31

  上傳用戶：lxm

• 用Verilog 編寫 應(yīng)用于圖像壓縮編碼中 使用行程長(zhǎng)度編碼(run lengthencoding,RLE)對(duì)交流系數(shù)(Aa)進(jìn)行編碼。免費(fèi)下載

  資源簡(jiǎn)介：用Verilog 編寫 應(yīng)用于圖像壓縮編碼中 使用行程長(zhǎng)度編碼(run lengthencoding,RLE)對(duì)交流系數(shù)(Aa)進(jìn)行編碼。

  標(biāo)簽： lengthencoding Verilog 編碼 run

  上傳時(shí)間： 2013-12-28

  上傳用戶：sunjet

• 一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用Verilog編寫的免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用Verilog編寫的

  標(biāo)簽： Verilog cpu 代碼 編寫

  上傳時(shí)間： 2014-12-08

  上傳用戶：siguazgb

• 一個(gè)用Verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： Verilog 編寫 模擬交通燈 控制

  上傳時(shí)間： 2014-01-21

  上傳用戶：ljmwh2000

• 一個(gè)用Verilog編寫的編幀、解幀及碼速匹配的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

  標(biāo)簽： Verilog 幀 編寫 程序

  上傳時(shí)間： 2015-06-22

  上傳用戶：66666

• 用Verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過(guò)程中用的到的!免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過(guò)程中用的到的!

  標(biāo)簽： Verilog 編寫 程序 計(jì)算

  上傳時(shí)間： 2013-12-25

  上傳用戶：zhyiroy

• 用Verilog編寫的fir濾波器程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的fir濾波器程序，開(kāi)發(fā)環(huán)境可以用ise quartus或active hdl等

  標(biāo)簽： Verilog fir 編寫 濾波器

  上傳時(shí)間： 2015-08-21

  上傳用戶：英雄

• 用Verilog編寫適中分頻器 并且還有測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫適中分頻器 并且還有測(cè)試程序

  標(biāo)簽： Verilog 編寫 分頻器 測(cè)試程序

  上傳時(shí)間： 2013-11-28

  上傳用戶：dongqiangqiang

• 用Verilog編寫適中分頻器 并且還有測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫適中分頻器 并且還有測(cè)試程序

  標(biāo)簽： Verilog 編寫 分頻器 測(cè)試程序

  上傳時(shí)間： 2013-12-17

  上傳用戶：evil

• 用Verilog編寫的risc mcu免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的risc mcu

  標(biāo)簽： Verilog risc mcu 編寫

  上傳時(shí)間： 2015-10-25

  上傳用戶：baiom

• uart串行口,用Verilog編寫的.供大家參考免費(fèi)下載

  資源簡(jiǎn)介：uart串行口,用Verilog編寫的.供大家參考

  標(biāo)簽： Verilog uart 串行口 編寫

  上傳時(shí)間： 2013-12-15

  上傳用戶：417313137

• 用Verilog編寫的乒乓球游戲免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的乒乓球游戲，內(nèi)帶ps2，VGA驅(qū)動(dòng)，下載到spantan3開(kāi)發(fā)板上即可使用（原創(chuàng)）

  標(biāo)簽： Verilog 編寫

  上傳時(shí)間： 2013-12-19

  上傳用戶：fandeshun

• 用Verilog編寫crc校驗(yàn)碼免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫crc校驗(yàn)碼，包括8位，12位，16位，32位，非常實(shí)用

  標(biāo)簽： Verilog crc 編寫 校驗(yàn)碼

  上傳時(shí)間： 2016-02-11

  上傳用戶：asddsd

• fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR 用Verilog編寫免費(fèi)下載

  資源簡(jiǎn)介：fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR 用Verilog編寫

  標(biāo)簽： Verilog fpga FIR 有限字長(zhǎng)

  上傳時(shí)間： 2013-12-01

  上傳用戶：wuyuying

• 用Verilog編寫的32位alu部件免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的32位alu部件，用于cpu制作

  標(biāo)簽： Verilog alu 編寫 部件

  上傳時(shí)間： 2013-11-30

  上傳用戶：aappkkee

• 用Verilog編寫的4位ALU免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的4位ALU，由算術(shù)運(yùn)算模塊、邏輯運(yùn)算模塊、選擇模塊組成

  標(biāo)簽： Verilog ALU 編寫

  上傳時(shí)間： 2014-01-04

  上傳用戶：Amygdala

• SD卡讀寫源代碼.用Verilog編寫.很不錯(cuò).值得借鑒.特別對(duì)SD卡開(kāi)發(fā)的人員!免費(fèi)下載

  資源簡(jiǎn)介：SD卡讀寫源代碼.用Verilog編寫.很不錯(cuò).值得借鑒.特別對(duì)SD卡開(kāi)發(fā)的人員!

  標(biāo)簽： Verilog SD卡讀寫 SD卡 源代碼

  上傳時(shí)間： 2014-01-12

  上傳用戶：skhlm

• 這是一個(gè)用Verilog編寫的一個(gè)交通燈控制程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用Verilog編寫的一個(gè)交通燈控制程序

  標(biāo)簽： Verilog 編寫 交通燈控制 程序

  上傳時(shí)間： 2016-06-11

  上傳用戶：onewq

• 用cordic算法實(shí)現(xiàn)超越函數(shù),sin,cos用此方法也可以實(shí)現(xiàn)其他的sinhx,coshx,ex.代碼用Verilog編寫免費(fèi)下載

  資源簡(jiǎn)介：用cordic算法實(shí)現(xiàn)超越函數(shù),sin,cos用此方法也可以實(shí)現(xiàn)其他的sinhx,coshx,ex.代碼用Verilog編寫

  標(biāo)簽： Verilog cordic coshx sinhx

  上傳時(shí)間： 2016-07-13

  上傳用戶：15071087253

• adc Verilog 用Verilog編寫的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品免費(fèi)下載

  資源簡(jiǎn)介：adc Verilog 用Verilog編寫的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品

  標(biāo)簽： Verilog adc sigma-delta 編寫

  上傳時(shí)間： 2016-08-16

  上傳用戶：nanfeicui

• 本源碼是用Verilog編寫控制LCD——使用Quartusii免費(fèi)下載

  資源簡(jiǎn)介：本源碼是用Verilog編寫控制LCD——使用Quartusii，開(kāi)發(fā)平臺(tái)使用的是DE2開(kāi)發(fā)板，可實(shí)現(xiàn)1602上任意字符顯示

  標(biāo)簽： Quartusii Verilog LCD 源碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：362279997

• 一個(gè)用Verilog編寫的數(shù)字時(shí)鐘免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Verilog編寫的數(shù)字時(shí)鐘，最后在8段數(shù)碼管上顯示出來(lái)，對(duì)于初學(xué)Verilog的有一定的幫助，是一個(gè)工程文件

  標(biāo)簽： Verilog 編寫 數(shù)字時(shí)鐘

  上傳時(shí)間： 2013-12-01

  上傳用戶：363186

• 用Verilog編寫的SPI程序,SPI芯片是AT45DB041B.文件內(nèi)包含程序仿真時(shí)的截圖.包括read和wirte.免費(fèi)下載

  資源簡(jiǎn)介：用Verilog編寫的SPI程序,SPI芯片是AT45DB041B.文件內(nèi)包含程序仿真時(shí)的截圖.包括read和wirte.

  標(biāo)簽： SPI Verilog wirte read

  上傳時(shí)間： 2014-01-09

  上傳用戶：dragonhaixm