adc verilog 用verilog編寫(xiě)的sigma-delta adc例子 應(yīng)用在計(jì)量類(lèi)adc產(chǎn)品
資源簡(jiǎn)介：adc verilog 用verilog編寫(xiě)的sigma-delta adc例子 應(yīng)用在計(jì)量類(lèi)adc產(chǎn)品
上傳時(shí)間： 2016-08-16
上傳用戶：nanfeicui
資源簡(jiǎn)介：用C++編寫(xiě)的遺傳算法,markov是應(yīng)用在入侵檢測(cè)上的 用的數(shù)據(jù)是 http://www.cs.unm.edu/~immsec/data/synth-sm.html 上的
上傳時(shí)間： 2015-06-03
上傳用戶：JasonC
資源簡(jiǎn)介：用c編寫(xiě)的數(shù)據(jù)內(nèi)部排序方法,可在窗口中選擇多種排序方法,如快排,冒泡,折半插入等,還可以選擇排序數(shù)據(jù)的個(gè)數(shù),初態(tài),控制等.
上傳時(shí)間： 2015-04-14
上傳用戶：蠢蠢66
資源簡(jiǎn)介：用vc編寫(xiě)的usb轉(zhuǎn)I2c例子，源自網(wǎng)上！
上傳時(shí)間： 2013-12-17
上傳用戶：lizhen9880
資源簡(jiǎn)介：用vb編寫(xiě)的usb轉(zhuǎn)I2c例子，源自網(wǎng)上！
上傳時(shí)間： 2014-01-03
上傳用戶：鳳臨西北
資源簡(jiǎn)介：自己用C編寫(xiě)的Huffman編碼通信系統(tǒng)應(yīng)用，包括與不等長(zhǎng)編碼對(duì)比。詳細(xì)注釋。
上傳時(shí)間： 2014-01-08
上傳用戶：lz4v4
資源簡(jiǎn)介：用Matlab編寫(xiě)的Mie theory計(jì)算程序。在光子學(xué)中運(yùn)用廣泛，使用非常方便。
上傳時(shí)間： 2013-12-13
上傳用戶：lunshaomo
資源簡(jiǎn)介：用java編寫(xiě)的華容道小游戲.在 DOC命令行中設(shè)置完路徑后用java 運(yùn)行 MoveExample
上傳時(shí)間： 2013-12-22
上傳用戶：妄想演繹師
資源簡(jiǎn)介：球形粒子Mie 散射用Matlab編寫(xiě)的Mie theory計(jì)算程序。在光子學(xué)中運(yùn)用廣泛，使用非常方便
上傳時(shí)間： 2014-01-16
上傳用戶：teddysha
資源簡(jiǎn)介：內(nèi)含用MATLAB編寫(xiě)的三個(gè)神經(jīng)網(wǎng)絡(luò)應(yīng)用實(shí)例，包括BP網(wǎng)絡(luò)和RBF網(wǎng)絡(luò)
上傳時(shí)間： 2013-12-21
上傳用戶：it男一枚
資源簡(jiǎn)介：用struts2編寫(xiě)的增刪改查例子，對(duì)數(shù)據(jù)可以自由的增刪改查，如果想要增加數(shù)據(jù)庫(kù)，以后可以多自學(xué)。
上傳時(shí)間： 2014-08-27
上傳用戶：kr770906
資源簡(jiǎn)介：這個(gè)是用VC++編寫(xiě)的一個(gè)串口通信應(yīng)用程序，用自己寫(xiě)的API函數(shù)編寫(xiě)，代碼很長(zhǎng)很多，還有一個(gè)小小的Bug，自己好好去改進(jìn)。
上傳時(shí)間： 2017-05-05
上傳用戶：wmwai1314
資源簡(jiǎn)介：用VB編寫(xiě)的最小二乘法。在GPS差分、或是測(cè)量平差中經(jīng)常用到。
上傳時(shí)間： 2014-01-07
上傳用戶：baitouyu
資源簡(jiǎn)介：這是Small RTOS 51 DP－51下載仿真實(shí)驗(yàn)儀上編寫(xiě)的一個(gè)鍵盤(pán)驅(qū)動(dòng)例子。在DP－51下載仿真實(shí)驗(yàn)儀上運(yùn)行本程序后，有兩個(gè)發(fā)光二極管每秒閃動(dòng)一次。當(dāng)按下某個(gè)按鍵時(shí)，LED數(shù)碼顯示器會(huì)顯示相應(yīng)的鍵值。 注意:(1)在KEIL C51 工程中,我已經(jīng)把輸出文件目錄設(shè)在e:\te...
上傳時(shí)間： 2014-11-30
上傳用戶：561596
資源簡(jiǎn)介：用MFC編寫(xiě)的各種按鈕，可直接在工程中引用該類(lèi)
上傳時(shí)間： 2013-12-19
上傳用戶：zyt
資源簡(jiǎn)介：用Matlab編寫(xiě)的Bayes 分類(lèi)器，用以進(jìn)行兩類(lèi)模式識(shí)別
上傳時(shí)間： 2015-08-16
上傳用戶：維子哥哥
資源簡(jiǎn)介：用JAVA編寫(xiě)的WEB程序，通過(guò)編譯，生成類(lèi)文件，對(duì)學(xué)習(xí)JAVA網(wǎng)絡(luò)編程有很好的參考價(jià)值。
上傳時(shí)間： 2013-12-21
上傳用戶：hopy
資源簡(jiǎn)介：用JAVA編寫(xiě)的JSP程序，通過(guò)編譯，生成類(lèi)文件，是學(xué)習(xí)JAVA網(wǎng)絡(luò)編程的很好的范例。
上傳時(shí)間： 2014-01-02
上傳用戶：朗朗乾坤
資源簡(jiǎn)介：用JAVA編寫(xiě)的聊天程序，通過(guò)編譯，生成類(lèi)文件，而且功能很是強(qiáng)大，界面也很友好，對(duì)學(xué)習(xí)JAVA有很高的參考價(jià)值。
上傳時(shí)間： 2014-10-31
上傳用戶：bibirnovis
資源簡(jiǎn)介：此程序是用JAVA編寫(xiě)的網(wǎng)絡(luò)數(shù)據(jù)采集程序，在JAVA環(huán)境下運(yùn)行，須第三方庫(kù)Jpcap,Wincap的支持．
上傳時(shí)間： 2014-01-17
上傳用戶：wcl168881111111
資源簡(jiǎn)介：這是用VC編寫(xiě)的程序，使窗口總是在最前端，像有的播放器那樣。
上傳時(shí)間： 2014-01-04
上傳用戶：253189838
資源簡(jiǎn)介：用vhdl編寫(xiě)的lcd控制器，已經(jīng)應(yīng)用到了實(shí)際的生產(chǎn)中
上傳時(shí)間： 2016-06-03
上傳用戶：lanwei
資源簡(jiǎn)介：用vhdl編寫(xiě)的lcd控制器，已經(jīng)應(yīng)用到了實(shí)際的生產(chǎn)中
上傳時(shí)間： 2016-06-03
上傳用戶：妄想演繹師
資源簡(jiǎn)介：用VC編寫(xiě)的完整采樣程序，已經(jīng)在實(shí)際中應(yīng)用。
上傳時(shí)間： 2014-11-23
上傳用戶：gxrui1991
資源簡(jiǎn)介：用匯編編寫(xiě)的矩陣乘源代碼，可以在WinDLX下運(yùn)行
上傳時(shí)間： 2013-12-24
上傳用戶：努力努力再努力
資源簡(jiǎn)介：這是一個(gè)用verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。
上傳時(shí)間： 2013-08-19
上傳用戶：alex wang
資源簡(jiǎn)介：用verilog DHL語(yǔ)言編寫(xiě)的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能
上傳時(shí)間： 2013-12-15
上傳用戶：維子哥哥
資源簡(jiǎn)介：用verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序
上傳時(shí)間： 2015-05-24
上傳用戶：zuozuo1215
資源簡(jiǎn)介：是幾個(gè)用verilog HDL語(yǔ)言編寫(xiě)的源代碼（里面包括實(shí)現(xiàn)濾波器等），對(duì)想學(xué)習(xí)這個(gè)語(yǔ)言的朋友很有幫助！
上傳時(shí)間： 2016-05-22
上傳用戶：ouyangtongze
資源簡(jiǎn)介：用verilog HDL代碼編寫(xiě)的快速除法器，比較有用
上傳時(shí)間： 2013-12-21
上傳用戶：xfbs821
