相 關(guān) 資 源

• 由VHDL 語言實現(xiàn)的D觸發(fā)器利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的D觸發(fā)器利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL D觸發(fā)器 語言

  上傳時間： 2014-01-02

  上傳用戶：水中浮云

• 由VHDL 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL 語言 數(shù)控

  上傳時間： 2014-01-12

  上傳用戶：teddysha

• 由VHDL 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗證

  標簽： QUARTUES VHDL 0832 DA

  上傳時間： 2014-01-18

  上傳用戶：225588

• 由VHDL 語言實現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由VHDL 語言實現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗證

  標簽： VHDL 0809 KEIL AD

  上傳時間： 2015-12-05

  上傳用戶：ljmwh2000

• 由C 語言實現(xiàn)的液晶 利用的是KEIL環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由C 語言實現(xiàn)的液晶 利用的是KEIL環(huán)境已經(jīng)得到驗證

  標簽： KEIL 語言 液晶 環(huán)境

  上傳時間： 2014-10-26

  上傳用戶：kristycreasy

• 由C 語言實現(xiàn)的tl549 利用的是KEIL環(huán)境已經(jīng)得到驗證免費下載

  資源簡介：由C 語言實現(xiàn)的tl549 利用的是KEIL環(huán)境已經(jīng)得到驗證

  標簽： KEIL 549 tl 語言

  上傳時間： 2013-11-30

  上傳用戶：愛死愛死

• 該工程的主要功能是由VHDL語言實現(xiàn)多功能數(shù)字電子時鐘免費下載

  資源簡介：該工程的主要功能是由VHDL語言實現(xiàn)多功能數(shù)字電子時鐘

  標簽： VHDL 工程 多功能 語言

  上傳時間： 2017-01-09

  上傳用戶：invtnewer

• 本程序功能是由VHDL語言實現(xiàn)對頻率的測量免費下載

  資源簡介：本程序功能是由VHDL語言實現(xiàn)對頻率的測量，然后用數(shù)碼管進行顯示

  標簽： VHDL 程序 測量 語言

  上傳時間： 2014-02-22

  上傳用戶：ouyangtongze

• 本程序用VHDL語言實現(xiàn)二輸入或門的邏輯功能免費下載

  資源簡介：本程序用VHDL語言實現(xiàn)二輸入或門的邏輯功能，程序簡單明了，可供初學(xué)VHDL語言者參考。

  標簽： VHDL 程序 或門 語言

  上傳時間： 2016-01-09

  上傳用戶：極客

• 用VHDL語言實現(xiàn)多功能數(shù)字鐘的設(shè)計 這是學(xué)習(xí)VHDL語言的經(jīng)典例子免費下載

  資源簡介：用VHDL語言實現(xiàn)多功能數(shù)字鐘的設(shè)計 這是學(xué)習(xí)VHDL語言的經(jīng)典例子

  標簽： VHDL VHDL 語言 多功能

  上傳時間： 2014-12-20

  上傳用戶：chongcongying

• 這是一個用VHDL語言實現(xiàn)了DES加密功能的程序免費下載

  資源簡介：這是一個用VHDL語言實現(xiàn)了DES加密功能的程序，由于DES加密的模式，解密時需把密要倒置

  標簽： VHDL DES 語言 加密

  上傳時間： 2013-12-04

  上傳用戶：hebmuljb

• 在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器免費下載

  資源簡介：在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器，芯片是Altera公司的

  標簽： QuartusII VHDL EDA DDS

  上傳時間： 2015-11-03

  上傳用戶：Breathe0125

• 自己剛編寫的VHDL語言來實現(xiàn)的D觸發(fā)器免費下載

  資源簡介：自己剛編寫的VHDL語言來實現(xiàn)的D觸發(fā)器，自我感覺還可以，也通過了編譯，如果有需要就下載去看看吧

  標簽： VHDL 編寫 D觸發(fā)器 語言

  上傳時間： 2014-01-18

  上傳用戶：asasasas

• d,jk,rs觸發(fā)器的VHDL語言實現(xiàn)免費下載

  資源簡介：d,jk,rs觸發(fā)器的VHDL語言實現(xiàn)，簡單明了

  標簽： VHDL jk rs 觸發(fā)器

  上傳時間： 2014-01-03

  上傳用戶：離殤

• 利用VHDL語言實現(xiàn)8位到32位的雙向數(shù)據(jù)轉(zhuǎn)換免費下載

  資源簡介：利用VHDL語言實現(xiàn)8位到32位的雙向數(shù)據(jù)轉(zhuǎn)換

  標簽： VHDL 8位 語言 數(shù)據(jù)轉(zhuǎn)換

  上傳時間： 2014-01-26

  上傳用戶：www240697738

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 利用VHDL語言實現(xiàn)FPGA的PWM輸出波形免費下載

  資源簡介：利用VHDL語言實現(xiàn)FPGA的PWM輸出波形，占空比可控

  標簽： VHDL FPGA PWM 語言

  上傳時間： 2016-06-16

  上傳用戶：lunshaomo

• 本程序利用VHDL語言實現(xiàn)拔河游戲機的功能免費下載

  資源簡介：本程序利用VHDL語言實現(xiàn)拔河游戲機的功能

  標簽： VHDL 程序 語言

  上傳時間： 2014-11-27

  上傳用戶：Pzj

• 介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。

  標簽： Altera 8421 CPLD VHDL

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 利用VHDL語言實現(xiàn)單穩(wěn)觸發(fā)電路免費下載

  資源簡介：利用VHDL語言實現(xiàn)單穩(wěn)觸發(fā)電路，穩(wěn)態(tài)時間為系統(tǒng)時鐘的整數(shù)倍。

  標簽： VHDL 語言 觸發(fā)電路

  上傳時間： 2015-06-01

  上傳用戶：wang0123456789

• 用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計

  標簽： VHDL FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• 采用VHDL語言實現(xiàn)正弦波形的生成，主要使用的dds技術(shù)免費下載

  資源簡介：采用VHDL語言實現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。

  標簽： VHDL dds 語言 正弦

  上傳時間： 2013-08-09

  上傳用戶：aeiouetla

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制免費下載

  資源簡介：利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制.已經(jīng)調(diào)試通過.已經(jīng)形成模版,可以進一步使用開發(fā).

  標簽： proasic3 actel 1602C FPGA

  上傳時間： 2013-08-12

  上傳用戶：lwq11

• FIR濾波器的VHDL語言實現(xiàn)免費下載

  資源簡介：FIR濾波器的VHDL語言實現(xiàn)

  標簽： VHDL FIR 濾波器 語言

  上傳時間： 2015-01-25

  上傳用戶：Miyuki

• VHDL語言實現(xiàn)的16位快速乘法器免費下載

  資源簡介：VHDL語言實現(xiàn)的16位快速乘法器

  標簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• I2C控制核設(shè)計,由VHDL語言編寫,使普通I/O端口實現(xiàn)I2C性能免費下載

  資源簡介：I2C控制核設(shè)計,由VHDL語言編寫,使普通I/O端口實現(xiàn)I2C性能

  標簽： I2C VHDL 控制 性能

  上傳時間： 2013-12-13

  上傳用戶：kiklkook

• 用VHDL語言實現(xiàn)的ARM處理器的標準內(nèi)核的源代碼程序免費下載

  資源簡介：用VHDL語言實現(xiàn)的ARM處理器的標準內(nèi)核的源代碼程序，可在重用

  標簽： VHDL ARM 語言 處理器

  上傳時間： 2013-12-11

  上傳用戶：稀世之寶039

• 一個交通燈的VHDL語言實現(xiàn) 用 ＶＣ的　?。保谥付ǖ奈募A內(nèi)查找某個文件 　　　　?。玻@取系統(tǒng)文件夾的路徑免費下載

  資源簡介：一個交通燈的VHDL語言實現(xiàn) 用 ＶＣ的　　１．在指定的文件夾內(nèi)查找某個文件 　　　　?。玻@取系統(tǒng)文件夾的路徑， 要求顯示windows system temp 當前目錄的路徑 Ｃ語言　　跳馬問題：在５＊５的棋盤上，以編號為１的點出發(fā)，按日只跳馬，要求不重復(fù)地跳所有...

  標簽： VHDL 交通燈 語言

  上傳時間： 2014-01-18

  上傳用戶：qq521