亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲(chóng)蟲(chóng)下載站 > 資源下載 > VHDL/FPGA/Verilog > 本代碼介紹了使用VHDL開(kāi)發(fā)FPGA的一般流程

本代碼介紹了使用VHDL開(kāi)發(fā)FPGA的一般流程

  • 資源大小:504 K
  • 上傳時(shí)間: 2014-01-12
  • 上傳用戶:luyibo54618
  • 資源積分:2 下載積分
  • 標(biāo)      簽: VHDL FPGA 代碼 流程

資 源 簡(jiǎn) 介

本代碼介紹了使用VHDL開(kāi)發(fā)FPGA的一般流程,最終采用了一種基于FPGA的數(shù)字頻率的實(shí)現(xiàn)方法。該設(shè)計(jì)采用硬件描述語(yǔ)言VHDL,在軟件開(kāi)發(fā)平臺(tái)ISE上完成,可以在較高速時(shí)鐘頻率(100MHz)下正常工作。該設(shè)計(jì)的頻率計(jì)能準(zhǔn)確的測(cè)量頻率在1Hz到100MHz之間的信號(hào)。使用ModelSim仿真軟件對(duì)VHDL程序做了仿真,并完成了綜合布局布線,最終下載到芯片Spartan-II上取得良好測(cè)試效果。

相 關(guān) 資 源

主站蜘蛛池模板: 肥西县| 濮阳市| 景泰县| 治多县| 奉化市| 福泉市| 嘉义县| 济阳县| 巴彦淖尔市| 福鼎市| 泗水县| 会昌县| 常山县| 思茅市| 广汉市| 寿光市| 施甸县| 苍梧县| 平昌县| 靖江市| 图木舒克市| 琼中| 沙田区| 于都县| 岱山县| 新兴县| 崇仁县| 承德市| 会宁县| 蓬溪县| 余庆县| 安义县| 武川县| 芦山县| 秭归县| 同德县| 临沭县| 沙田区| 营口市| 苍南县| 崇义县|