亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序

一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序

  • 資源大小:27 K
  • 上傳時間: 2014-06-01
  • 上傳用戶:guigui2008q
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Verilog VGA 模擬視頻 輸入

資 源 簡 介

一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序,視頻解碼芯片采用ADV7181B,VGA DAC采用ADV7123,強(qiáng)力推薦

相 關(guān) 資 源

主站蜘蛛池模板: 台北县| 天镇县| 乐业县| 东乌| 肇源县| 贺州市| 铜陵市| 永登县| 公主岭市| 广平县| 南澳县| 璧山县| 上栗县| 达孜县| 华宁县| 崇明县| 宜宾市| 潜山县| 兴安县| 庄浪县| 西盟| 无锡市| 城口县| 乌苏市| 越西县| 温宿县| 张掖市| 嘉荫县| 神木县| 普兰店市| 镇安县| 铜陵市| 友谊县| 大英县| 宝坻区| 林周县| 郸城县| 鄱阳县| 玉门市| 定边县| 松桃|