I2C總線的verilog語(yǔ)言實(shí)現(xiàn)，稍經(jīng)修改即可應(yīng)用于實(shí)際工程
資源簡(jiǎn)介：I2C總線的verilog語(yǔ)言實(shí)現(xiàn)，稍經(jīng)修改即可應(yīng)用于實(shí)際工程
上傳時(shí)間： 2013-12-24
上傳用戶：miaochun888
資源簡(jiǎn)介：51單片機(jī)模擬I2C總線的C語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2014-01-08
上傳用戶：asasasas
資源簡(jiǎn)介：C51單片機(jī)模擬I2C總線的C語(yǔ)言實(shí)現(xiàn)，一個(gè)很好的例程
上傳時(shí)間： 2015-11-02
上傳用戶：cc1
資源簡(jiǎn)介：C51單片機(jī)模擬I2C總線的C語(yǔ)言實(shí)現(xiàn)，使用此方法可以使一些沒(méi)有I2C的mcu實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-27
上傳用戶：zxc23456789
資源簡(jiǎn)介：51單片機(jī)模擬I2C總線的C語(yǔ)言實(shí)現(xiàn)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2022-03-03
上傳用戶：
資源簡(jiǎn)介：I2C總線的verilog實(shí)現(xiàn)，包括主模塊和幾個(gè)子模塊，已仿真實(shí)現(xiàn)
上傳時(shí)間： 2016-05-20
上傳用戶：nanshan
資源簡(jiǎn)介：AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測(cè)試程序，可作為一個(gè)IP核直接使用，可減少開發(fā)人員的設(shè)計(jì)時(shí)間。
上傳時(shí)間： 2014-01-08
上傳用戶：PresidentHuang
資源簡(jiǎn)介：8025 的430程序,采用I2C總線.的C語(yǔ)言程序
上傳時(shí)間： 2015-05-24
上傳用戶：change0329
資源簡(jiǎn)介：一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊
上傳時(shí)間： 2014-01-23
上傳用戶：璇珠官人
資源簡(jiǎn)介：1024點(diǎn)８位FFT的verilog語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2015-06-09
上傳用戶：ztj182002
資源簡(jiǎn)介：can控制器的verilog語(yǔ)言實(shí)現(xiàn) （還要更多的說(shuō)明語(yǔ)言了嗎？我不知道該寫什么了）
上傳時(shí)間： 2014-01-04
上傳用戶：Breathe0125
資源簡(jiǎn)介：213viterbi譯碼的verilog語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2016-08-10
上傳用戶：nanfeicui
資源簡(jiǎn)介：用兩個(gè)普通IO模擬I2C總線的c語(yǔ)言程序
上傳時(shí)間： 2016-08-14
上傳用戶：h886166
資源簡(jiǎn)介：I2C總線的verilog 程序，非常有用，已經(jīng)經(jīng)過(guò)驗(yàn)證。
上傳時(shí)間： 2016-09-16
上傳用戶：weiwolkt
資源簡(jiǎn)介：I2C總線的verilog代碼，絕對(duì)好用
上傳時(shí)間： 2016-11-07
上傳用戶：heart520beat
資源簡(jiǎn)介：spi 通信的master部分使用的verilog語(yǔ)言實(shí)現(xiàn)，可以做為你的設(shè)計(jì)參考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);? ? input rstb,clk,mlb,start;? ? input [7:0] tdat;? //transmit data? ? input [1:0] cdiv;? /...
上傳時(shí)間： 2022-02-03
上傳用戶：
資源簡(jiǎn)介：采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)
上傳時(shí)間： 2013-09-01
上傳用戶：喵米米米
資源簡(jiǎn)介：介紹了作者所設(shè)計(jì)的基于I2C 總線的測(cè)試系統(tǒng)的結(jié)構(gòu)及I2C 總線通信協(xié)議的特點(diǎn)，給出了I2C 總線在avr 單片機(jī)Atmega128 和三個(gè)Atmega168 通信時(shí)的具體主發(fā)和從收程序的流程圖及部分C 語(yǔ)言程序，實(shí)現(xiàn)了Atmega128 單片機(jī)與三個(gè)Atmega168 單片機(jī)之間的可靠通信。最后...
上傳時(shí)間： 2013-10-31
上傳用戶：9牛10
資源簡(jiǎn)介：I2C總線的vhdl實(shí)現(xiàn)和vxworks的文件系統(tǒng)
上傳時(shí)間： 2015-01-06
上傳用戶：王小奇
資源簡(jiǎn)介：本程序給出了一種msp430單片機(jī)模擬實(shí)現(xiàn)I2C總線的一種方法
上傳時(shí)間： 2015-03-29
上傳用戶：thuyenvinh
資源簡(jiǎn)介：des加密算法的verilog語(yǔ)言的實(shí)現(xiàn)
上傳時(shí)間： 2015-04-10
上傳用戶：leixinzhuo
資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值
上傳時(shí)間： 2015-05-10
上傳用戶：wanghui2438
資源簡(jiǎn)介：CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語(yǔ)言
上傳時(shí)間： 2015-06-24
上傳用戶：wcl168881111111
資源簡(jiǎn)介：一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用verilog語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2015-08-10
上傳用戶：zhichenglu
資源簡(jiǎn)介：SPI協(xié)議的VHDL/verilog語(yǔ)言實(shí)現(xiàn)。
上傳時(shí)間： 2015-08-16
上傳用戶：baiom
資源簡(jiǎn)介：FPGA上的verilog語(yǔ)言編程。通過(guò)查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過(guò)鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過(guò)控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過(guò)地址變換實(shí)現(xiàn)波形...
上傳時(shí)間： 2015-09-27
上傳用戶：songrui
資源簡(jiǎn)介：采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)
上傳時(shí)間： 2013-12-25
上傳用戶：小鵬
資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過(guò)
上傳時(shí)間： 2014-09-08
上傳用戶：mpquest
資源簡(jiǎn)介：Hynix公司8M byte sdr sdram的verilog語(yǔ)言仿真實(shí)現(xiàn)。
上傳時(shí)間： 2014-12-04
上傳用戶：h886166
資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說(shuō)明
上傳時(shí)間： 2013-11-26
上傳用戶：change0329
