128位的地址譯碼器，在cpld或者fpga上實(shí)現(xiàn)兼可
資源簡(jiǎn)介：128位的地址譯碼器，在cpld或者fpga上實(shí)現(xiàn)兼可
上傳時(shí)間： 2017-03-24
上傳用戶：2525775
資源簡(jiǎn)介：四位微程序控制器的指令譯碼器，運(yùn)用VHDL語(yǔ)言實(shí)現(xiàn)。
上傳時(shí)間： 2017-07-18
上傳用戶：qunquan
資源簡(jiǎn)介：卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)...
上傳時(shí)間： 2013-06-24
上傳用戶：myworkpost
資源簡(jiǎn)介：·卷積編碼及基于DSP的Viterbi譯碼器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：Jason1990
資源簡(jiǎn)介：CPLD制作的BCD譯碼器軟件,包含源代碼等
上傳時(shí)間： 2014-09-09
上傳用戶：xiaoxiang
資源簡(jiǎn)介：提供了一個(gè)硬判決的viterbi譯碼器（2，1，3） 有源程序及算法描述，未成定稿，只供參考 （vhdl 語(yǔ)言描述）
上傳時(shí)間： 2015-07-16
上傳用戶：天誠(chéng)24
資源簡(jiǎn)介：16位的移位寄存器，加上testbench,可以在modelsim里面運(yùn)行~
上傳時(shí)間： 2015-07-18
上傳用戶：璇珠官人
資源簡(jiǎn)介：這是一個(gè)md5的雜湊算法,對(duì)于一般的文本和文件均可以進(jìn)行運(yùn)算,產(chǎn)生128位的雜湊值
上傳時(shí)間： 2014-11-04
上傳用戶：源弋弋
資源簡(jiǎn)介：程序的地址譯碼，單片機(jī)系統(tǒng)中做為外擴(kuò)接口的地址譯碼。
上傳時(shí)間： 2015-11-23
上傳用戶：TF2015
資源簡(jiǎn)介：使用Verilog硬件描述語(yǔ)言編程的38譯碼器，包含測(cè)試描述
上傳時(shí)間： 2014-01-23
上傳用戶：cc1015285075
資源簡(jiǎn)介：哈夫曼的編碼譯碼器， 還附帶有壓縮跟解壓縮的功能。
上傳時(shí)間： 2014-12-21
上傳用戶：www240697738
資源簡(jiǎn)介：目前絕大部分視頻數(shù)字水印系統(tǒng)是將一個(gè)64位-128位的條碼嵌入到視頻中，而本軟件最大特點(diǎn)是可將用戶任意指定的一幅120x120的 黑白圖片(如電子印章)隱藏在一段視頻流中。這樣做的優(yōu)點(diǎn)是給用戶提供了最大的直觀性，同時(shí)由于偶們嵌入的是一幅圖片而不是一組確定...
上傳時(shí)間： 2016-03-14
上傳用戶：qq21508895
資源簡(jiǎn)介：F2812上有3個(gè)32位的CPU定時(shí)器，本程序主要對(duì)CPU定時(shí)器0進(jìn)行操作，100MS產(chǎn)生1次中斷，在中斷中讓開(kāi)發(fā)板上的L1、L3、L5、L7和L2、L4、L6、L8兩組發(fā)光二極管交替閃爍。
上傳時(shí)間： 2013-12-10
上傳用戶：litianchu
資源簡(jiǎn)介：F2812上有3個(gè)32位的CPU定時(shí)器，本程序主要對(duì)CPU定時(shí)器0進(jìn)行操作，100MS產(chǎn)生1次中斷，在中斷中讓 2812開(kāi)發(fā)板上的L1—L8發(fā)光二極管閃爍，實(shí)現(xiàn)跑馬燈的效果。
上傳時(shí)間： 2016-04-20
上傳用戶：lvzhr
資源簡(jiǎn)介：Reed Solomon碼的編譯碼器MATLAB仿真程序
上傳時(shí)間： 2013-12-20
上傳用戶：waitingfy
資源簡(jiǎn)介：基于VHDL的LS138譯碼器的實(shí)現(xiàn) 一個(gè)很簡(jiǎn)單的程序
上傳時(shí)間： 2016-07-25
上傳用戶：anng
資源簡(jiǎn)介：程序提供了一種高效簡(jiǎn)單的38譯碼器的算法，非常實(shí)用
上傳時(shí)間： 2016-11-14
上傳用戶：ainimao
資源簡(jiǎn)介：用verilog編寫(xiě)的bch譯碼器，包括測(cè)試文件，隨機(jī)加載了比特流，進(jìn)行了測(cè)試。
上傳時(shí)間： 2013-12-15
上傳用戶：mpquest
資源簡(jiǎn)介：本文為用vhdl語(yǔ)言編寫(xiě)的38譯碼器，為doc格式，請(qǐng)先復(fù)制到相應(yīng)軟件例如maxplus中再使用。
上傳時(shí)間： 2013-12-21
上傳用戶：思琦琦
資源簡(jiǎn)介：sTC系列單片機(jī)內(nèi)部AD的應(yīng)用 STC89LE52AD、54AD、58AD、516AD這幾款89系列的STC單片機(jī)內(nèi)部自帶有8路8位的AD轉(zhuǎn)換器，分布在P1口的8位上，當(dāng)時(shí)鐘在40MHz以下時(shí)，每17個(gè)機(jī)器周期可完成一次AD轉(zhuǎn)換。
上傳時(shí)間： 2017-04-16
上傳用戶：weixiao99
資源簡(jiǎn)介：基于quartus II軟件 用verilog 語(yǔ)言描述的38譯碼器
上傳時(shí)間： 2013-12-01
上傳用戶：wweqas
資源簡(jiǎn)介：實(shí)現(xiàn)用huffman編碼的編碼譯碼器，用C++和vc6.0實(shí)現(xiàn)
上傳時(shí)間： 2017-05-18
上傳用戶：Late_Li
資源簡(jiǎn)介：1位全加器 可以進(jìn)行1位的二進(jìn)制碼的加法 想進(jìn)行改進(jìn) 改為4位或8位的全加器代碼
上傳時(shí)間： 2017-06-21
上傳用戶：希醬大魔王
資源簡(jiǎn)介：簡(jiǎn)單的38譯碼器,語(yǔ)句較為簡(jiǎn)捷明了.供大家參考學(xué)習(xí).
上傳時(shí)間： 2017-07-21
上傳用戶：sdq_123
資源簡(jiǎn)介：一種基于FPGA的Viterbi譯碼器一種基于FPGA的Viterbi譯碼器
上傳時(shí)間： 2013-11-25
上傳用戶：xg262122
資源簡(jiǎn)介：改程序的設(shè)計(jì)的是帶有并行置位的移位寄存器
上傳時(shí)間： 2013-12-27
上傳用戶：冇尾飛鉈
資源簡(jiǎn)介：基于VDHL的38譯碼器的實(shí)現(xiàn)與58分頻器的實(shí)現(xiàn) FPGA主芯片：CycloneII EP2C35F672C6
上傳時(shí)間： 2014-01-17
上傳用戶：banyou
資源簡(jiǎn)介：這是個(gè)128位的串行偽隨機(jī)碼發(fā)生器，還可以進(jìn)一步擴(kuò)充
上傳時(shí)間： 2017-09-16
上傳用戶：cmc_68289287
資源簡(jiǎn)介： 本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器，通過(guò)這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時(shí)和硬件資源使用...
上傳時(shí)間： 2013-06-29
上傳用戶：gokk
資源簡(jiǎn)介：Turbo碼是一類(lèi)并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類(lèi)似...
上傳時(shí)間： 2013-04-24
上傳用戶：shanml
