ALTERA 的Cyclone II的FPGA EP2C8的管腳詳細說明,方便開發者
資源簡介:ALTERA 的Cyclone II的FPGA EP2C8的管腳詳細說明,方便開發者
上傳時間: 2013-11-25
上傳用戶:lijianyu172
資源簡介:ALTERA 的CycloneII 芯片EP2C5的管腳詳細說明,開發者方便使用
上傳時間: 2016-08-17
上傳用戶:Andy123456
資源簡介:利用ALTERA公司Cyclone II 2C35 FPGA芯片,實現以太網通信。以太網芯片為DM9000A
上傳時間: 2014-01-23
上傳用戶:bjgaofei
資源簡介:本文主要研究了基于 DSP 和 FPGA 的車牌識別系統, 充分利用 TI 公司達芬奇系列 DM6446 DSP 的強大運算能力、 以及 ALTERA 公司 Cyclone II 系列 FPGA 靈活的時序邏 輯控制技術, 實現系統的高速運行。?
上傳時間: 2017-05-30
上傳用戶:q2wer
資源簡介:FFT算法的一種基于FPGA器件的實現,供FPGA—DSP方向人員參考
上傳時間: 2013-08-15
上傳用戶:sardinescn
資源簡介:著名的uCOS II 在ARM7 上的移植
上傳時間: 2014-01-22
上傳用戶:asddsd
資源簡介:很重要的一本關于FPGA圖像的資料
上傳時間: 2015-12-01
上傳用戶:stewart·
資源簡介:介紹了一種基于新型FPGA的高速數字下變頻的實現方法 它充分利用數字下變頻的優化算法以及FPGA領域的新技術去除由于數據速率過高而造成的各種瓶頸,極大地減少了計算量 和FPGA片內資源的消耗.
上傳時間: 2016-01-27
上傳用戶:z754970244
資源簡介:使用硬件實現,效率較高的乘法器,通過FPGA驗證的
上傳時間: 2013-12-10
上傳用戶:龍飛艇
資源簡介:Xilinx FPGA 開發板的ADC采樣源程序 內有PDF文檔詳細說明 VHDL代碼
上傳時間: 2013-12-09
上傳用戶:thuyenvinh
資源簡介:FFT算法的一種基于FPGA器件的實現,供FPGA—DSP方向人員參考
上傳時間: 2016-12-08
上傳用戶:cjf0304
資源簡介:FPGAcpld結構分析 pga的EDA設計方法 FPGA中的微程序設計 復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏 一種使用FPGA設計的DRAM控制器 用cpld器件實現24位同步計數器的設計
上傳時間: 2017-07-20
上傳用戶:ikemada
資源簡介:實驗四(第二版):用 Atmega8 實現D觸發鎖存器的功能 實現目的: 1. 管腳設定為輸入時,了解如何可以編程設定上拉電阻。 2. 如何使用軟件控制取樣頻率及時間,達到一定的抗干擾目的 3. 為了讓程序運行更穩定,防止跑飛,如何使用看門狗?
上傳時間: 2016-06-27
上傳用戶:金宜
資源簡介:STM32F的GPIO應用例程,STM32F的GPIO功能十分強大,幾乎每個管腳都有2個以上的功能.
上傳時間: 2016-08-09
上傳用戶:asasasas
資源簡介:讀取Segy格式地震數據的類SegyReader, 在segy.h文件中有segy卷頭/道頭的每一個字段的中文詳細說明,方便大家查詢使用. 另外, 使用QT3.x制作的GUI界面程序, 可以選擇一個segy文件, 使用SegyReader類讀取并顯示相關信息在界面上.
上傳時間: 2016-10-21
上傳用戶:cjl42111
資源簡介:本代碼提供讀取Segy格式地震數據的SegyReader類(C++) 在segy.h文件中有segy卷頭/道頭的每一個字段的中文詳細說明,方便大家查詢使用. 另外, 使用QT3.x制作的GUI界面程序, 可以選擇一個segy文件, 使用SegyReader類讀取并顯示相關信息在界面上. ===sr...
上傳時間: 2014-07-02
上傳用戶:hj_18
資源簡介:c51,ad0809,da0831的程序設計原理圖以及設計管腳說明等
上傳時間: 2013-12-10
上傳用戶:
資源簡介:這是利用S3C44B0X板子編程的串口程序 包括板子各個管腳的定義等
上傳時間: 2014-01-02
上傳用戶:xmsmh
資源簡介:pt2314 的c驅動程序 經過測試 改改管腳即可
上傳時間: 2017-09-09
上傳用戶:aeiouetla
資源簡介:2006ALTERA大賽-基于軟核Nios的寬譜正弦信號發生器設計:摘要:本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術。系統以 ALTERA公司的 Cyclone 系列 FPGA 為數字平臺,將微處理器、總線、數字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上...
上傳時間: 2015-09-02
上傳用戶:coeus
資源簡介:??? Cyclone V FPGA功耗優勢:采用低功耗28nm FPGA活的最低系統功耗(英文資料) ???
上傳時間: 2013-11-23
上傳用戶:lijinchuan
資源簡介:隨著SoC設計復雜度的提高,驗證已成為集成電路設計過程中的瓶頸,而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現,并對驗證過程中的問題進行了分析,...
上傳時間: 2013-10-22
上傳用戶:sxdtlqqjl
資源簡介:隨著ASIC設計規模的增長,功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求,基于FPGA組的原型驗證方法能有效縮短系統的開發周期,可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增...
上傳時間: 2013-06-12
上傳用戶:極客
資源簡介:本文將電路接口技術與硬件可編程技術相結合,提出了用可編程芯片來控制IDE硬盤進行高速數據記錄,能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究,對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方...
上傳時間: 2013-08-05
上傳用戶:hanli8870
資源簡介: 3 FPGA設計流程 完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數據位流加載到FPGA 的內部存儲器中,實現特定邏輯功能的過程。由于FPGA 電路...
上傳時間: 2013-11-18
上傳用戶:oojj
資源簡介:??? Cyclone V FPGA功耗優勢:采用低功耗28nm FPGA活的最低系統功耗(英文資料) ???
上傳時間: 2015-01-01
上傳用戶:xauthu
資源簡介:隨著SoC設計復雜度的提高,驗證已成為集成電路設計過程中的瓶頸,而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現,并對驗證過程中的問題進行了分析,...
上傳時間: 2014-08-04
上傳用戶:1184599859
資源簡介:在W78E58處理器上移植的uCOS-II,有完整的注解,可以快速在在其它51核上運行。
上傳時間: 2014-01-18
上傳用戶:yuzsu
資源簡介:基于ARM7開發板的uCOS-II移植代碼, 里面注釋很詳細,并且給用戶提供了很多 調用的接口
上傳時間: 2013-12-24
上傳用戶:hopy
資源簡介:這個例子如果運行,將在仿真的PC窗口中的第1,2,3行顯示一些信息后,在隨機位置顯示 1 ~ 5 .由于keil c51默認不支持重入函數,它的重入函數使用仿真的重入棧而不使用系統棧,而Small RTOS 51沒有進行重入棧管理,所以在TaskA~TaskE雖然及其相似,但不能合并. 注意:(...
上傳時間: 2015-05-29
上傳用戶:無聊來刷下