ALTERA 的Cyclone II的FPGA EP2C8的管腳詳細(xì)說(shuō)明,方便開(kāi)發(fā)者
資源簡(jiǎn)介:ALTERA 的Cyclone II的FPGA EP2C8的管腳詳細(xì)說(shuō)明,方便開(kāi)發(fā)者
上傳時(shí)間: 2013-11-25
上傳用戶:lijianyu172
資源簡(jiǎn)介:ALTERA 的CycloneII 芯片EP2C5的管腳詳細(xì)說(shuō)明,開(kāi)發(fā)者方便使用
上傳時(shí)間: 2016-08-17
上傳用戶:Andy123456
資源簡(jiǎn)介:利用ALTERA公司Cyclone II 2C35 FPGA芯片,實(shí)現(xiàn)以太網(wǎng)通信。以太網(wǎng)芯片為DM9000A
上傳時(shí)間: 2014-01-23
上傳用戶:bjgaofei
資源簡(jiǎn)介:本文主要研究了基于 DSP 和 FPGA 的車牌識(shí)別系統(tǒng), 充分利用 TI 公司達(dá)芬奇系列 DM6446 DSP 的強(qiáng)大運(yùn)算能力、 以及 ALTERA 公司 Cyclone II 系列 FPGA 靈活的時(shí)序邏 輯控制技術(shù), 實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。?
上傳時(shí)間: 2017-05-30
上傳用戶:q2wer
資源簡(jiǎn)介:FFT算法的一種基于FPGA器件的實(shí)現(xiàn),供FPGA—DSP方向人員參考
上傳時(shí)間: 2013-08-15
上傳用戶:sardinescn
資源簡(jiǎn)介:著名的uCOS II 在ARM7 上的移植
上傳時(shí)間: 2014-01-22
上傳用戶:asddsd
資源簡(jiǎn)介:很重要的一本關(guān)于FPGA圖像的資料
上傳時(shí)間: 2015-12-01
上傳用戶:stewart·
資源簡(jiǎn)介:介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法 它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù)去除由于數(shù)據(jù)速率過(guò)高而造成的各種瓶頸,極大地減少了計(jì)算量 和FPGA片內(nèi)資源的消耗.
上傳時(shí)間: 2016-01-27
上傳用戶:z754970244
資源簡(jiǎn)介:使用硬件實(shí)現(xiàn),效率較高的乘法器,通過(guò)FPGA驗(yàn)證的
上傳時(shí)間: 2013-12-10
上傳用戶:龍飛艇
資源簡(jiǎn)介:Xilinx FPGA 開(kāi)發(fā)板的ADC采樣源程序 內(nèi)有PDF文檔詳細(xì)說(shuō)明 VHDL代碼
上傳時(shí)間: 2013-12-09
上傳用戶:thuyenvinh
資源簡(jiǎn)介:FFT算法的一種基于FPGA器件的實(shí)現(xiàn),供FPGA—DSP方向人員參考
上傳時(shí)間: 2016-12-08
上傳用戶:cjf0304
資源簡(jiǎn)介:FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間: 2017-07-20
上傳用戶:ikemada
資源簡(jiǎn)介:實(shí)驗(yàn)四(第二版):用 Atmega8 實(shí)現(xiàn)D觸發(fā)鎖存器的功能 實(shí)現(xiàn)目的: 1. 管腳設(shè)定為輸入時(shí),了解如何可以編程設(shè)定上拉電阻。 2. 如何使用軟件控制取樣頻率及時(shí)間,達(dá)到一定的抗干擾目的 3. 為了讓程序運(yùn)行更穩(wěn)定,防止跑飛,如何使用看門狗?
上傳時(shí)間: 2016-06-27
上傳用戶:金宜
資源簡(jiǎn)介:STM32F的GPIO應(yīng)用例程,STM32F的GPIO功能十分強(qiáng)大,幾乎每個(gè)管腳都有2個(gè)以上的功能.
上傳時(shí)間: 2016-08-09
上傳用戶:asasasas
資源簡(jiǎn)介:讀取Segy格式地震數(shù)據(jù)的類SegyReader, 在segy.h文件中有segy卷頭/道頭的每一個(gè)字段的中文詳細(xì)說(shuō)明,方便大家查詢使用. 另外, 使用QT3.x制作的GUI界面程序, 可以選擇一個(gè)segy文件, 使用SegyReader類讀取并顯示相關(guān)信息在界面上.
上傳時(shí)間: 2016-10-21
上傳用戶:cjl42111
資源簡(jiǎn)介:本代碼提供讀取Segy格式地震數(shù)據(jù)的SegyReader類(C++) 在segy.h文件中有segy卷頭/道頭的每一個(gè)字段的中文詳細(xì)說(shuō)明,方便大家查詢使用. 另外, 使用QT3.x制作的GUI界面程序, 可以選擇一個(gè)segy文件, 使用SegyReader類讀取并顯示相關(guān)信息在界面上. ===sr...
上傳時(shí)間: 2014-07-02
上傳用戶:hj_18
資源簡(jiǎn)介:c51,ad0809,da0831的程序設(shè)計(jì)原理圖以及設(shè)計(jì)管腳說(shuō)明等
上傳時(shí)間: 2013-12-10
上傳用戶:
資源簡(jiǎn)介:這是利用S3C44B0X板子編程的串口程序 包括板子各個(gè)管腳的定義等
上傳時(shí)間: 2014-01-02
上傳用戶:xmsmh
資源簡(jiǎn)介:pt2314 的c驅(qū)動(dòng)程序 經(jīng)過(guò)測(cè)試 改改管腳即可
上傳時(shí)間: 2017-09-09
上傳用戶:aeiouetla
資源簡(jiǎn)介:2006ALTERA大賽-基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì):摘要:本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái),將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上...
上傳時(shí)間: 2015-09-02
上傳用戶:coeus
資源簡(jiǎn)介:??? Cyclone V FPGA功耗優(yōu)勢(shì):采用低功耗28nm FPGA活的最低系統(tǒng)功耗(英文資料) ???
上傳時(shí)間: 2013-11-23
上傳用戶:lijinchuan
資源簡(jiǎn)介:隨著SoC設(shè)計(jì)復(fù)雜度的提高,驗(yàn)證已成為集成電路設(shè)計(jì)過(guò)程中的瓶頸,而FPGA技術(shù)的快速發(fā)展以及良好的可編程特性使基于FPGA的原型驗(yàn)證越來(lái)越多地被用于SoC系統(tǒng)的設(shè)計(jì)過(guò)程。本文討論了GPS基帶的驗(yàn)證方案以及基于FPGA的設(shè)計(jì)實(shí)現(xiàn),并對(duì)驗(yàn)證過(guò)程中的問(wèn)題進(jìn)行了分析,...
上傳時(shí)間: 2013-10-22
上傳用戶:sxdtlqqjl
資源簡(jiǎn)介:隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng),功能驗(yàn)證已成為整個(gè)開(kāi)發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求,基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開(kāi)發(fā)周期,可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增...
上傳時(shí)間: 2013-06-12
上傳用戶:極客
資源簡(jiǎn)介:本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合,提出了用可編程芯片來(lái)控制IDE硬盤(pán)進(jìn)行高速數(shù)據(jù)記錄,能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤(pán)ATA接口標(biāo)準(zhǔn)進(jìn)行了研究,對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方...
上傳時(shí)間: 2013-08-05
上傳用戶:hanli8870
資源簡(jiǎn)介: 3 FPGA設(shè)計(jì)流程 完整的FPGA 設(shè)計(jì)流程包括邏輯電路設(shè)計(jì)輸入、功能仿真、綜合及時(shí)序分析、實(shí)現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計(jì)按FPGA設(shè)計(jì)流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲(chǔ)器中,實(shí)現(xiàn)特定邏輯功能的過(guò)程。由于FPGA 電路...
上傳時(shí)間: 2013-11-18
上傳用戶:oojj
資源簡(jiǎn)介:??? Cyclone V FPGA功耗優(yōu)勢(shì):采用低功耗28nm FPGA活的最低系統(tǒng)功耗(英文資料) ???
上傳時(shí)間: 2015-01-01
上傳用戶:xauthu
資源簡(jiǎn)介:隨著SoC設(shè)計(jì)復(fù)雜度的提高,驗(yàn)證已成為集成電路設(shè)計(jì)過(guò)程中的瓶頸,而FPGA技術(shù)的快速發(fā)展以及良好的可編程特性使基于FPGA的原型驗(yàn)證越來(lái)越多地被用于SoC系統(tǒng)的設(shè)計(jì)過(guò)程。本文討論了GPS基帶的驗(yàn)證方案以及基于FPGA的設(shè)計(jì)實(shí)現(xiàn),并對(duì)驗(yàn)證過(guò)程中的問(wèn)題進(jìn)行了分析,...
上傳時(shí)間: 2014-08-04
上傳用戶:1184599859
資源簡(jiǎn)介:在W78E58處理器上移植的uCOS-II,有完整的注解,可以快速在在其它51核上運(yùn)行。
上傳時(shí)間: 2014-01-18
上傳用戶:yuzsu
資源簡(jiǎn)介:基于ARM7開(kāi)發(fā)板的uCOS-II移植代碼, 里面注釋很詳細(xì),并且給用戶提供了很多 調(diào)用的接口
上傳時(shí)間: 2013-12-24
上傳用戶:hopy
資源簡(jiǎn)介:這個(gè)例子如果運(yùn)行,將在仿真的PC窗口中的第1,2,3行顯示一些信息后,在隨機(jī)位置顯示 1 ~ 5 .由于keil c51默認(rèn)不支持重入函數(shù),它的重入函數(shù)使用仿真的重入棧而不使用系統(tǒng)棧,而Small RTOS 51沒(méi)有進(jìn)行重入棧管理,所以在TaskA~TaskE雖然及其相似,但不能合并. 注意:(...
上傳時(shí)間: 2015-05-29
上傳用戶:無(wú)聊來(lái)刷下