亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 可編程邏輯 > Xilinx FPGA集成電路的動態老化試驗

Xilinx FPGA集成電路的動態老化試驗

資 源 簡 介

  3 FPGA設計流程

  完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數據位流加載到FPGA 的內部存儲器中,實現特定邏輯功能的過程。由于FPGA 電路的內部存儲器都是基于RAM 工藝的,所以當FPGA電路電源掉電后,內部存儲器中已加載的位流數據將隨之丟失。所以,通常將設計完成的FPGA 位流數據存于外部存儲器中,每次上電自動進行FPGA電路配置加載。

  4 FPGA配置原理

   以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例,FPGA的配置模式有四種方案可選擇:MasterSerial Mode,Slave Serial Mode,Master selectMAPMode,Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的,主要配置功能信號如下:

  (1)M0、M1、M2:下載配置模式選擇;

  (2)CLK:配置時鐘信號;

  (3)DONE:顯示配置狀態、控制器件啟動;

相 關 資 源

主站蜘蛛池模板: 巴林右旗| 邢台市| 松溪县| 渝中区| 永靖县| 芦山县| 衡山县| 瑞安市| 中方县| 阳山县| 芦山县| 阿拉善左旗| 梧州市| 冷水江市| 旬阳县| 泌阳县| 临汾市| 金堂县| 新郑市| 合水县| 肇庆市| 广南县| 东光县| 营口市| 娄烦县| 贵南县| 山东| 突泉县| 宝丰县| 浙江省| 乐清市| 仁布县| 自贡市| 洞头县| 广南县| 清河县| 阿勒泰市| 革吉县| 淳化县| 景谷| 池州市|