多功能數(shù)字鐘，具有鬧鐘功能。可以預(yù)知時(shí)間
資源簡介：本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時(shí)間： 2013-07-21
上傳用戶：ve3344
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問題問題
資源簡介：多功能數(shù)字鐘的VHDL設(shè)計(jì)
上傳時(shí)間： 2013-10-29
上傳用戶：swz13842860183
資源簡介：多功能數(shù)字鐘， 自從它發(fā)明的那天起，就成為人類的朋友，但隨著時(shí)間的推移，人們對(duì)它的功能又提出了新的要求，怎樣讓時(shí)鐘更好的為人民服務(wù)，怎樣讓我們的老朋友煥發(fā)青春呢？這就要求人們不斷設(shè)計(jì)出新型時(shí)鐘。本方案設(shè)計(jì)的多功能電子鐘除了傳統(tǒng)的顯示時(shí)間功能...
上傳時(shí)間： 2014-12-28
上傳用戶：elinuxzj
資源簡介：用FPGA設(shè)計(jì)多功能數(shù)字鐘
上傳時(shí)間： 2013-11-16
上傳用戶：1234567890qqq
資源簡介：用FPGA設(shè)計(jì)多功能數(shù)字鐘
上傳時(shí)間： 2013-10-27
上傳用戶：ommshaggar
資源簡介：本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中...
上傳時(shí)間： 2013-11-10
上傳用戶：hz07104032
資源簡介：用verilog編寫的多功能數(shù)字鐘
上傳時(shí)間： 2015-02-25
上傳用戶：王者A
資源簡介：此文件是本人設(shè)計(jì)的一個(gè)多功能數(shù)字鐘的詳細(xì)資料,現(xiàn)供大家參考.
上傳時(shí)間： 2013-12-12
上傳用戶：123啊
資源簡介：這是用單片機(jī)實(shí)現(xiàn)的多功能數(shù)字鐘,通過8255擴(kuò)展端口,AD0809將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)進(jìn)行處理,可以比較精確的測出電壓值.
上傳時(shí)間： 2014-12-20
上傳用戶：gmh1314
資源簡介：基于51單片機(jī)的多功能數(shù)字鐘。時(shí)間，年月日，多組鬧鐘，議程。且外接24C04的EEPROM后可保存設(shè)置。蜂鳴器由I/O口接三極管放大后驅(qū)動(dòng)。
上傳時(shí)間： 2013-12-29
上傳用戶：dengzb84
資源簡介：EWB做的多功能數(shù)字鐘 由振蕩器輸出穩(wěn)定的高頻脈沖信號(hào)作為時(shí)間基準(zhǔn)，經(jīng)分頻器輸出標(biāo)準(zhǔn)的秒脈沖，秒計(jì)數(shù)器滿60向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按“12翻1”規(guī)律計(jì)數(shù)，計(jì)數(shù)器經(jīng)譯碼器送到顯示器；計(jì)數(shù)出現(xiàn)誤差可用校時(shí)電路進(jìn)行校時(shí)...
上傳時(shí)間： 2015-08-06
上傳用戶：zhangyi99104144
資源簡介：單片機(jī)MSC51設(shè)計(jì)的5個(gè)源程序：1、數(shù)據(jù)排序2、多功能數(shù)字鐘設(shè)計(jì)3、P1口循環(huán)亮燈設(shè)計(jì)4、脈沖計(jì)數(shù)器5、8250芯片串口擴(kuò)展。另附程序詳細(xì)介紹。
上傳時(shí)間： 2014-11-10
上傳用戶：xiaodu1124
資源簡介：多功能數(shù)字鐘電路設(shè)計(jì) 掌握數(shù)字電路系統(tǒng)的設(shè)計(jì)方法、裝調(diào)技術(shù)及數(shù)字鐘的功能擴(kuò)展電路的設(shè)計(jì)
上傳時(shí)間： 2015-08-23
上傳用戶：colinal
資源簡介：《多功能數(shù)字鐘》，絕對(duì)好用的EDA程序，已經(jīng)通過測試
上傳時(shí)間： 2015-10-25
上傳用戶：z754970244
資源簡介：多功能數(shù)字鐘設(shè)計(jì) 一、設(shè)計(jì)任務(wù)： （一）主體功能 用HDL設(shè)計(jì)一個(gè)多功能數(shù)字鐘，包含以下主要功能： 1.計(jì)時(shí)及校時(shí)，時(shí)間可以24小時(shí)制或12小時(shí)制顯示 2.日歷：顯示年月日星期，及設(shè)定設(shè)定功能 3.跑表：啟動(dòng)/停止/保持顯示/清除 4.鬧鐘：設(shè)定鬧鐘時(shí)間，整...
上傳時(shí)間： 2013-12-31
上傳用戶：songrui
資源簡介：本程序可以實(shí)現(xiàn)多功能數(shù)字鐘,非常實(shí)用,供大家參考
上傳時(shí)間： 2015-11-27
上傳用戶：xzt
資源簡介：用vhdl語言實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì) 這是學(xué)習(xí)VHDL語言的經(jīng)典例子
上傳時(shí)間： 2014-12-20
上傳用戶：chongcongying
資源簡介：基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘，有興趣的
上傳時(shí)間： 2013-11-26
上傳用戶：宋桃子
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時(shí)循環(huán)為計(jì)時(shí)基準(zhǔn)。 2. 具有調(diào)節(jié)小時(shí)、分鐘的功能。 3．具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)數(shù)碼管顯示閃爍提示。
上傳時(shí)間： 2016-03-10
上傳用戶：cc1915
資源簡介：【設(shè)計(jì)題目】 多功能數(shù)字鐘的設(shè)計(jì) 【設(shè)計(jì)目的】 1掌握數(shù)字系統(tǒng)的分析和設(shè)計(jì)方法 2能夠熟練的、合理的選用集成電路器件 3熟悉EWB軟件的使用。 【設(shè)計(jì)指標(biāo)及要求】 設(shè)計(jì)一個(gè)多功能數(shù)字鐘，以一晝夜24小時(shí)為一個(gè)計(jì)數(shù)周期。準(zhǔn)確計(jì)時(shí)，具有“時(shí)”“分”“...
上傳時(shí)間： 2014-12-08
上傳用戶：亞亞娟娟123
資源簡介：采用Verilog HDL語言編寫的多功能數(shù)字鐘，包括四個(gè)功能：時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對(duì)FPGA和CPLD學(xué)習(xí)者價(jià)值很高，
上傳時(shí)間： 2016-03-21
上傳用戶：270189020
資源簡介：本論文詳細(xì)介紹了多功能數(shù)字鐘的設(shè)計(jì)，使讀者快速了解。
上傳時(shí)間： 2013-12-12
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：多功能數(shù)字鐘的設(shè)計(jì)。要求：使用單片機(jī)實(shí)現(xiàn)智能數(shù)字鐘，應(yīng)該具有以下功能： 1，能動(dòng)態(tài)顯示年月日、時(shí)分秒（用LCD液晶顯示），誤差小于±10％； 2，具有鬧鐘功能； 3，重要事件提醒功能； 4，液晶顯示具有反顯選擇功能。 摘 要 多功能數(shù)字鐘在電子產(chǎn)品...
上傳時(shí)間： 2014-01-05
上傳用戶：frank1234
資源簡介：單片機(jī)多功能數(shù)字鐘系統(tǒng)論文 希望大家能學(xué)習(xí)到東西
上傳時(shí)間： 2016-06-28
上傳用戶：xuanchangri
資源簡介：多功能數(shù)字鐘，具有鬧鐘功能。可以預(yù)知時(shí)間
上傳時(shí)間： 2016-07-06
上傳用戶：qwe1234
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2016-09-06
上傳用戶：1583060504
資源簡介：設(shè)計(jì)一個(gè)多功能數(shù)字鐘，以一晝夜24小時(shí)為一個(gè)計(jì)數(shù)周期。準(zhǔn)確計(jì)時(shí)，具有“時(shí)”“分”“秒”數(shù)字顯示。整點(diǎn)能自動(dòng)打點(diǎn)、報(bào)時(shí)。要求報(bào)時(shí)聲響四低一高，最后一響為整點(diǎn)。具有校時(shí)功能。要求電路主要采用中小規(guī)模CMOS集成電路。要求電路盡量簡化，并選用同類型的器...
上傳時(shí)間： 2013-12-29
上傳用戶：tfyt
資源簡介：多功能數(shù)字鐘的設(shè)計(jì)，以模擬電路為理論基礎(chǔ)，以555芯片為主要功能處理器件，配合外圍電路，構(gòu)成簡單實(shí)用的多功能數(shù)字鐘。
上傳時(shí)間： 2016-10-20
上傳用戶：gxf2016
資源簡介：多功能數(shù)字鐘的設(shè)計(jì)，利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器
上傳時(shí)間： 2013-12-29
上傳用戶：lunshaomo
