相 關(guān) 資 源

• 八位乘法器VHDL語言實現(xiàn)。使用的工具的ISE7.1免費下載

  資源簡介：八位乘法器VHDL語言實現(xiàn)。使用的工具的ISE7.1，實現(xiàn)八乘八的位相乘。

  標簽： VHDL ISE 7.1 乘法器

  上傳時間： 2014-01-17

  上傳用戶：13517191407

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 采用加法樹流水線乘法構(gòu)造八位乘法器免費下載

  資源簡介：采用加法樹流水線乘法構(gòu)造八位乘法器，并分析設(shè)計的性能和結(jié)果在時鐘節(jié)拍上落后的影響因素。

  標簽： 加法 乘法 乘法器 樹

  上傳時間： 2017-07-15

  上傳用戶：jennyzai

• 雙端口RAM的VHDL語言實現(xiàn)。完全在CPLD芯片上測試通過。可以實現(xiàn)對存儲器讀操作的同時對另外一個空間寫操作免費下載

  資源簡介：雙端口RAM的VHDL語言實現(xiàn)。完全在CPLD芯片上測試通過。可以實現(xiàn)對存儲器讀操作的同時對另外一個空間寫操作

  標簽： CPLD VHDL RAM 操作

  上傳時間： 2015-10-15

  上傳用戶：sunjet

• 定點八位乘法器的原理圖設(shè)計免費下載

  資源簡介：定點八位乘法器的原理圖設(shè)計，已通過功能仿真！

  標簽： 定點 乘法器 原理圖設(shè)計

  上傳時間： 2017-01-03

  上傳用戶：z754970244

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 這是使用使用fpga實現(xiàn)CAM功能的介紹。用VHDL語言實現(xiàn)。免費下載

  資源簡介：這是使用使用fpga實現(xiàn)CAM功能的介紹。用VHDL語言實現(xiàn)。

  標簽： fpga VHDL CAM 語言

  上傳時間： 2014-01-16

  上傳用戶：qiao8960

• 本程序用VHDL語言實現(xiàn)二輸入或門的邏輯功能免費下載

  資源簡介：本程序用VHDL語言實現(xiàn)二輸入或門的邏輯功能，程序簡單明了，可供初學(xué)VHDL語言者參考。

  標簽： VHDL 程序 或門 語言

  上傳時間： 2016-01-09

  上傳用戶：極客

• 用VHDL語言實現(xiàn)多功能數(shù)字鐘的設(shè)計 這是學(xué)習(xí)VHDL語言的經(jīng)典例子免費下載

  資源簡介：用VHDL語言實現(xiàn)多功能數(shù)字鐘的設(shè)計 這是學(xué)習(xí)VHDL語言的經(jīng)典例子

  標簽： VHDL VHDL 語言 多功能

  上傳時間： 2014-12-20

  上傳用戶：chongcongying

• 這是一個用VHDL語言實現(xiàn)了DES加密功能的程序免費下載

  資源簡介：這是一個用VHDL語言實現(xiàn)了DES加密功能的程序，由于DES加密的模式，解密時需把密要倒置

  標簽： VHDL DES 語言 加密

  上傳時間： 2013-12-04

  上傳用戶：hebmuljb

• 乘法器功能 直接實現(xiàn)兩個數(shù)字信號的相乘～免費下載

  資源簡介：乘法器功能 直接實現(xiàn)兩個數(shù)字信號的相乘～

  標簽： 乘法器 數(shù)字信號

  上傳時間： 2017-06-06

  上傳用戶：bruce5996

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 8051開源IP核，用VHDL語言實現(xiàn)免費下載

  資源簡介：經(jīng)過仿真驗證的MC8051IP核源碼，用VHDL語言實現(xiàn)。

  標簽： 8051 開源 IP核

  上傳時間： 2022-02-28

  上傳用戶：

• VHDL語言實現(xiàn)的16位快速乘法器免費下載

  資源簡介：VHDL語言實現(xiàn)的16位快速乘法器

  標簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 這兩個分別是8位乘法器的VHDL語言的實現(xiàn)免費下載

  資源簡介：這兩個分別是8位乘法器的VHDL語言的實現(xiàn)，并經(jīng)過個人用QUARTUS的驗證，另外一個是奔騰處理器的設(shè)計思想

  標簽： VHDL 分 8位 乘法器

  上傳時間： 2016-12-26

  上傳用戶：kr770906

• 用VHDL語言實現(xiàn)4位乘法器免費下載

  資源簡介：用VHDL語言實現(xiàn)4位乘法器，已被測試過，可參考使用

  標簽： VHDL 語言 乘法器

  上傳時間： 2017-07-09

  上傳用戶：洛木卓

• 運用VHDL語言實現(xiàn)四位超前進位加法器。免費下載

  資源簡介：運用VHDL語言實現(xiàn)四位超前進位加法器。

  標簽： VHDL 語言 加法器 進位

  上傳時間： 2017-07-18

  上傳用戶：66666

• 一種可以完成16位有符號／無符號二進制數(shù)乘法的乘法器。該乘法器采用了改進的Booth算法免費下載

  資源簡介：一種可以完成16位有符號／無符號二進制數(shù)乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內(nèi)核的乘法單元，整個設(shè)計用VHDL語言實現(xiàn)。

  標簽： Booth 符號 乘法器 二進制數(shù)

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• Quartus2實現(xiàn)的四位進制并行加法器 用VHDL語言實現(xiàn)免費下載

  資源簡介：Quartus2實現(xiàn)的四位進制并行加法器 用VHDL語言實現(xiàn)

  標簽： Quartus2 VHDL 進制 并行

  上傳時間： 2016-05-30

  上傳用戶：yzhl1988

• 介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。

  標簽： Altera 8421 CPLD VHDL

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 用VHDL實現(xiàn)四位乘法器免費下載

  資源簡介：用VHDL實現(xiàn)四位乘法器，不直接用乘法實現(xiàn)，一來節(jié)省資源，二來可提高速度！

  標簽： VHDL 乘法器

  上傳時間： 2017-01-02

  上傳用戶：athjac

• 基于CPLD/FPGA的十六位乘法器的VHDL實現(xiàn)免費下載

  資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實現(xiàn)

  標簽： CPLD FPGA VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• VHDL：用狀態(tài)機的方法實現(xiàn)一個8位乘法器免費下載

  資源簡介：VHDL：用狀態(tài)機的方法實現(xiàn)一個8位乘法器

  標簽： VHDL 8位 狀態(tài) 乘法器

  上傳時間： 2017-01-25

  上傳用戶：cccole0605

• 用xilinx寫的VHDL乘法器。是二進制的兩位乘法器。里面含有代碼和電路圖。免費下載

  資源簡介：用xilinx寫的VHDL乘法器。是二進制的兩位乘法器。里面含有代碼和電路圖。

  標簽： xilinx VHDL 乘法器 二進制

  上傳時間： 2014-01-10

  上傳用戶：xiaoyunyun

• VHDL實現(xiàn)的8位乘法器免費下載

  資源簡介：VHDL實現(xiàn)的8位乘法器，所有仿真全部通過

  標簽： VHDL 8位 乘法器

  上傳時間： 2013-12-04

  上傳用戶：wkchong

• VHDL語言編寫8位乘法器非常實用語言絕對正確經(jīng)過仿真的免費下載

  資源簡介：VHDL語言編寫8位乘法器非常實用語言絕對正確經(jīng)過仿真的

  標簽： VHDL 語言 8位 編寫

  上傳時間： 2017-07-21

  上傳用戶：天涯

• 1024點８位FFT的VHDL語言實現(xiàn)方式免費下載

  資源簡介：1024點８位FFT的VHDL語言實現(xiàn)方式，大家可以參考一下。

  標簽： 1024 VHDL FFT 語言

  上傳時間： 2015-06-09

  上傳用戶：lijinchuan

• 通過四位乘法器的實例詳細介紹了用ＶＨＤＬ語言設(shè)計數(shù)字系統(tǒng)的流程和方法免費下載

  資源簡介：通過四位乘法器的實例詳細介紹了用ＶＨＤＬ語言設(shè)計數(shù)字系統(tǒng)的流程和方法，通過仿真實現(xiàn)預(yù)定目的．

  標簽： 乘法器 詳細介紹 數(shù)字系統(tǒng) 流程

  上傳時間： 2016-02-16

  上傳用戶：古谷仁美

• 用VHDL語言實現(xiàn)的除法器免費下載

  資源簡介：用VHDL語言實現(xiàn)的除法器，可以處理非整除運算。精度0.004

  標簽： VHDL 語言 除法器

  上傳時間： 2014-01-26

  上傳用戶：kr770906

• 用VHDL語言實現(xiàn)的八個開關(guān)控制八個LED燈的亮滅免費下載

  資源簡介：用VHDL語言實現(xiàn)的八個開關(guān)控制八個LED燈的亮滅，本程序經(jīng)過實驗箱認證，絕對可用。

  標簽： VHDL LED 語言 開關(guān)控制

  上傳時間： 2013-11-28

  上傳用戶：894898248