DPLL由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成.
整個(gè)系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍)
為clk/8/N. 模K加減計(jì)數(shù)器的K值決定DPLL的精度和同步建立時(shí)間,K越大,則同步建立時(shí)間長,同步精度高.反之則短,低.
標(biāo)簽：
signal_out
signal_in
DPLL
模
上傳時(shí)間：
2013-12-26
上傳用戶：希醬大魔王
