2.1 XILINX FPGA器件
上傳時間： 2013-10-24
上傳用戶：qq527891923
FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可
標(biāo)簽： Xilinx FPGA 存儲器接口 生成器
上傳時間： 2013-11-06
上傳用戶：372825274
在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析
上傳時間： 2013-11-02
上傳用戶：13188549192
3 FPGA設(shè)計流程 完整的FPGA 設(shè)計流程包括邏輯電路設(shè)計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計按FPGA設(shè)計流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲器中，實現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內(nèi)部存儲器都是基于RAM 工藝的，所以當(dāng)FPGA電路電源掉電后，內(nèi)部存儲器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設(shè)計完成的FPGA 位流數(shù)據(jù)存于外部存儲器中，每次上電自動進(jìn)行FPGA電路配置加載。 4 FPGA配置原理 以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復(fù)用引腳信號完成的，主要配置功能信號如下： (1)M0、M1、M2：下載配置模式選擇; (2)CLK：配置時鐘信號; (3)DONE：顯示配置狀態(tài)、控制器件啟動;
標(biāo)簽： Xilinx FPGA 集成電路 動態(tài)老化
上傳時間： 2013-11-18
上傳用戶：oojj
本設(shè)計的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環(huán)境溫度并直接輸出數(shù)字溫度信號給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨立鍵盤輸入預(yù)設(shè)溫度值，其中預(yù)設(shè)溫度值只能為整數(shù)形式，檢測到的當(dāng)前環(huán)境溫度可精確 到小數(shù)點后一位。同時采用PWM脈寬調(diào)制方式來改變直流風(fēng)扇電機的轉(zhuǎn)速。并通過兩個按鍵改變預(yù)設(shè)溫度值，一個提高預(yù)設(shè)溫度，另一個降低預(yù)設(shè)溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：
上傳時間： 2013-11-12
上傳用戶：cjf0304
深入剖析賽靈思（Xilinx）All Programmable三大創(chuàng)新器件:賽靈思在 28nm 節(jié)點上推出的多種新技術(shù)為客戶帶來了重大的超前價值，并使賽靈思領(lǐng)先競爭對手整整一代。賽靈思并不是簡單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號和模擬混合信號（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計團隊就能進(jìn)一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場推出更具創(chuàng)新性的智能產(chǎn)品。
標(biāo)簽： Programmable Xilinx All 賽靈思
上傳時間： 2013-10-29
上傳用戶：1427796291
xilinx v5 95t 開發(fā)板原理圖，xilinx_v5sx95t_schematics(xilinx v5 95t 開發(fā)板原理圖)。
標(biāo)簽： t_schematics xilinx_v xilinx 95t
上傳時間： 2013-10-21
上傳用戶：dljwq
Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
標(biāo)簽： PicoBlaze Create Master Xilinx
上傳時間： 2013-11-12
上傳用戶：大三三
ISE新建工程及使用IP核步驟詳解
上傳時間： 2015-01-01
上傳用戶：liuxinyu2016
1．設(shè)計（論文）的主要任務(wù)及目標(biāo) ?。?） 研究SOPC理論如何應(yīng)用于以太網(wǎng)終端設(shè)計； ?。?） 研究如何使用EDK軟件和IP核搭建整個設(shè)計硬件結(jié)構(gòu)； ?。?） 在開發(fā)板上實現(xiàn)以太網(wǎng)終端設(shè)計，驗證整個結(jié)論。 2．設(shè)計（論文）的基本要求和內(nèi)容 ?。?） 符合以太網(wǎng)設(shè)計的基本概念和原理； ?。?） 能準(zhǔn)確運用EDK軟件在嵌入式系統(tǒng)設(shè)計中的優(yōu)勢； ?。?） 選取合適的對象，并構(gòu)造合理的以太網(wǎng)模型。 圖 Xilinx的SOPC設(shè)計流程
標(biāo)簽： Xilinx SOPC 以太網(wǎng)
上傳時間： 2013-12-20
上傳用戶：qwer0574
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
