用verilog編的小程序,希望對需要的人有所幫助
標(biāo)簽： verilog 程序
上傳時間： 2013-12-28
上傳用戶：372825274
verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10
標(biāo)簽： verilog HDL PWM 編寫
上傳時間： 2015-09-05
上傳用戶：gdgzhym
卡巴激活碼. 用于卡巴斯基激活，里邊有很多種，是一個集合，可用于卡巴軟件的多種激活
標(biāo)簽： 激活 卡巴斯基
上傳時間： 2014-08-06
上傳用戶：nanfeicui
用Verilog語言實現(xiàn)信號發(fā)生器，包括AM，F(xiàn)M,PM，ASK,PSK,FSK調(diào)制。
標(biāo)簽： Verilog 語言 信號發(fā)生器
上傳時間： 2013-12-09
上傳用戶：獨孤求源
intel 8088 架構(gòu)的verilog代碼，可以綜合下載，在fpga上實現(xiàn)8088調(diào)試。
標(biāo)簽： verilog intel 8088 架構(gòu)
上傳時間： 2014-01-23
上傳用戶：luke5347
arm7timi架構(gòu)的verilog代碼，可以仿真，通過學(xué)習(xí)，可以掌握arm7內(nèi)部架構(gòu)。
標(biāo)簽： arm7timi verilog 架構(gòu) 代碼
上傳時間： 2015-09-08
上傳用戶：362279997
ddr2 controller, verilog source code from xilinx
標(biāo)簽： controller verilog source xilinx
上傳時間： 2014-09-11
上傳用戶：lanjisu111
Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數(shù)據(jù)流模型化.PDF 08行為建模.PDF 09結(jié)構(gòu)建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標(biāo)簽： HDL Verilog 模型
上傳用戶：Andy123456
這是用Verilog語言編寫AV型LCD屏的驅(qū)動程序CPLD上運行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換
標(biāo)簽： LCD Verilog CPLD 語言
上傳時間： 2014-01-05
上傳用戶：徐孺
4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.
標(biāo)簽： Implemented development segment display
上傳時間： 2014-01-12
上傳用戶：水中浮云
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
