Bosh的是用 的數量份開始發送肯德基菲拉斯到訪
標簽： Bosh 發送
上傳時間： 2015-08-21
上傳用戶：tzl1975
用verilog編寫的fir濾波器程序，開發環境可以用ise quartus或active hdl等
標簽： verilog fir 編寫 濾波器
上傳用戶：英雄
用verilog寫的FIR濾波器,不錯可以
標簽： verilog FIR 濾波器
上傳用戶：清風冷雨
拿verilog編寫的som(自適應神經網絡算法)，用于障礙物檢測，基于FPGA可綜合實驗，已經在altera的cylcone上實現
標簽： verilog som 編寫 神經網絡算法
上傳時間： 2014-01-27
上傳用戶：壞壞的華仔
拿verilog和vhdl編寫的串口通信代碼(可綜合)
標簽： verilog vhdl 編寫 串口通信
上傳時間： 2015-08-22
上傳用戶：bcjtao
包括:DSP定時器使用,DSP_DMA的使用,DSP_MCBSP的使用,GMSK基帶波形產生,學校學分績的計算
標簽： DSP_MCBSP DSP_DMA GMSK DSP
上傳用戶：003030
基于Contourlet變換的水印算法.與小波變換不同的是Contourlet變換采用類似于線段（contoursegment的基得到一種多分辨、局部化、方向性的圖像表示。水印信號通過基于內容的乘性方案加載到Contourlet 變換系數。
標簽： Contourlet contoursegment 變換 分辨
上傳時間： 2014-02-01
上傳用戶：csgcd001
這是一個基帶信號產生的MATLAB程序，一共有8個碼元產生
標簽： MATLAB 基帶 信號產生 程序
上傳用戶：cc1915
目錄: 0、 約定 1、 無符號數一位乘法 2、 符號數一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法運算的實現——迭代 7、 乘法運算的實現——陣列 8、 乘加運算 9、 設計示例1 —— 8位、迭代 1、 實現方案1 —— 一位、無符號 2、 實現方案2 —— 一位、布思 3、 實現方案3 —— 二位 10、設計示例2 —— 16位、陣列 11、設計示例3 —— 32位、 迭代、陣列 1、 實現方案1 —— 乘、加一步走 2、 實現方案2 —— 乘、加兩步走
標簽： algorithm Booth Radix High
上傳時間： 2015-08-23
上傳用戶：qiaoyue
i2c總線verilog源代碼 ，包括測試模塊
標簽： verilog i2c 總線 源代碼
上傳時間： 2015-08-26
上傳用戶：2467478207
蟲蟲下載站版權所有 京ICP備2021023401號-1
