本CD-ROM包括《Verilog-HDL實踐與應(yīng)用系統(tǒng)設(shè)計》一書中的全部例子，這些例子全部通過了驗證。第七章以后的設(shè)計實例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標(biāo)簽： Verilog-HDL CD-ROM 實踐 應(yīng)用系統(tǒng)
上傳時間： 2014-01-19
上傳用戶：lixinxiang
verilog ADPLL file with testbench.v
標(biāo)簽： testbench verilog ADPLL file
上傳時間： 2015-07-09
上傳用戶：cx111111
完整的用VERILOG語言開發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件
標(biāo)簽： VERILOG USB 2.0 IP核
上傳用戶：維子哥哥
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標(biāo)簽： Verilog HDL PLI 程序接口
上傳時間： 2013-12-09
上傳用戶：kr770906
Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名
標(biāo)簽： verilog Thomas 可編程
上傳時間： 2013-12-16
上傳用戶：daoxiang126
3個徑向基網(wǎng)絡(luò)的matlab源程序[matlab],一維輸入，一維輸出，逼近效果很好！
標(biāo)簽： matlab 徑向 網(wǎng)絡(luò) 源程序
上傳時間： 2013-11-27
上傳用戶：
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.
標(biāo)簽： Verilog VHDL and for
上傳時間： 2015-07-10
上傳用戶：15736969615
第一章 數(shù)字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數(shù)據(jù)流動控制邏輯
標(biāo)簽： Verilog HDL 數(shù)字信號處理 基本概念
上傳時間： 2014-01-27
上傳用戶：sclyutian
單精度龍格-庫塔-基爾法，在初值條件下，借常微分方程。
標(biāo)簽： 精度
上傳時間： 2015-07-12
上傳用戶：wendy15
c語言編程。單精度的龍格-庫塔-基爾法在初始條件下求解n元聯(lián)立一階常微分方程組；很好。
標(biāo)簽： c語言 編程 精度 條件下
上傳時間： 2014-01-22
上傳用戶：363186
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
