用verilog寫的cpld的各種分頻程序，希望大家指正，謝謝！
標(biāo)簽： verilog cpld 分頻 程序
上傳時間： 2015-06-23
上傳用戶：nanxia
This Verilog HDL description implements a UART.
標(biāo)簽： description implements Verilog This
上傳時間： 2013-12-17
上傳用戶：wff
一個可綜合的串并轉(zhuǎn)換接口verilog源代碼
標(biāo)簽： verilog 串并轉(zhuǎn)換 接口 源代碼
上傳時間： 2014-01-07
上傳用戶：txfyddz
CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語言
標(biāo)簽： verilog CORDIC 算法 硬件實(shí)現(xiàn)
上傳時間： 2015-06-24
上傳用戶：wcl168881111111
Verilog HDL編寫的CPU模型，很經(jīng)典，比較通用
標(biāo)簽： Verilog HDL CPU 編寫
上傳時間： 2013-12-24
上傳用戶：龍飛艇
Verilog HDL編寫的總線功能模型，十分有用，需要的下載
標(biāo)簽： Verilog HDL 編寫 總線
上傳時間： 2013-12-20
上傳用戶：ls530720646
一個電子中的verilog實(shí)驗(yàn)源代碼。適合verilog初學(xué)者學(xué)習(xí)參考
標(biāo)簽： verilog 電子 實(shí)驗(yàn) 初學(xué)者
上傳時間： 2014-12-05
上傳用戶：huyiming139
樁基工程中質(zhì)量檢測各種不同缺陷的波形變換,包括常見的縮頸\擴(kuò)頸\斷樁\等
標(biāo)簽： 樁基 工程 變換 質(zhì)量檢測
上傳時間： 2013-12-22
上傳用戶：playboys0
WCDMA基站基帶處理系統(tǒng)研究的論文,是PDF格式,對研究通訊的朋友很有幫助的
標(biāo)簽： WCDMA 基站 基帶處理
上傳時間： 2013-12-01
上傳用戶：colinal
計數(shù)器 同步異步預(yù)置數(shù)清零 verilog hdl 編寫
標(biāo)簽： verilog hdl 計數(shù)器 編寫
上傳時間： 2013-12-18
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
