国产色产综合色产在线视频,精品资源在线,日本免费一区二区六区

v-HDL

Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。

Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2015-07-18

上傳用戶：yulg
Verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測(cè)試文件。用Modsim編譯。

Verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測(cè)試文件。用Modsim編譯。

標(biāo)簽： Verilog Modsim iout HDL

上傳時(shí)間： 2014-01-15

上傳用戶：lanwei
encode.v The encoder syndrome.v Syndrome generator in decoder berlekamp.v Berlekamp algorithm in

encode.v The encoder syndrome.v Syndrome generator in decoder berlekamp.v Berlekamp algorithm in decoder chien-search.v Chien search and Forney algorithm in decoder decode.v The top module of the decoder inverse.v Computes multiplication inverse of an Galois field element test-bench.v The test fixture, and some brief notes on using the modules. data-rom.v A simple data source for testing run For those intelligence-challenged who can t run verilog LGPL The license

標(biāo)簽： Berlekamp berlekamp algorithm generator

上傳時(shí)間： 2014-02-16

上傳用戶：fxf126@126.com
本原碼是基于Verilog HDL語言的FPGA原程序

本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。

標(biāo)簽： Verilog FPGA HDL 語言

上傳時(shí)間： 2015-08-04

上傳用戶：15071087253
本原碼是基于Verilog HDL語言編寫的

本原碼是基于Verilog HDL語言編寫的，實(shí)現(xiàn)了SPI接口設(shè)計(jì)，可以應(yīng)用于FPGA,實(shí)現(xiàn)SPI協(xié)議的接口設(shè)計(jì).在MAXII編譯成功,用Modelsim SE 6仿真成功.

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2015-08-04

上傳用戶：mikesering
超市的pb代碼,可以一學(xué) 超市的pb代碼,可以一學(xué) v

超市的pb代碼,可以一學(xué) 超市的pb代碼,可以一學(xué) v

標(biāo)簽： 代碼

上傳時(shí)間： 2015-08-04

上傳用戶：Divine
convex_letterV 光波通過V型窗口時(shí)的衍射效果模擬源程序

convex_letterV 光波通過V型窗口時(shí)的衍射效果模擬源程序

標(biāo)簽： convex_letterV V型窗口模擬源

上傳時(shí)間： 2015-08-10

上傳用戶：yuanyuan123
本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

標(biāo)簽： verilog 加法器 HDL 進(jìn)位

上傳時(shí)間： 2013-12-17

上傳用戶：ynwbosss
verilog HDL原碼一種簡單的同步FIFO原碼

verilog HDL原碼一種簡單的同步FIFO原碼，可以被綜合

標(biāo)簽： verilog FIFO HDL

上傳時(shí)間： 2013-12-28

上傳用戶：qwe1234
LINEINTRGAL Line Integral in a 2D Vector Field. LINEINTRGAL(X,Y,U,V,C) computes the line integral a

LINEINTRGAL Line Integral in a 2D Vector Field. LINEINTRGAL(X,Y,U,V,C) computes the line integral along the lines given in cell array C. X and Y define the coordinates of a rectangular grid over which U and V are defined. X and Y must be monotonic and 2D plaid as ％ produced by MESHGRID. X, Y, U, and V must all be the same size.

標(biāo)簽： LINEINTRGAL Integral computes integral

上傳時(shí)間： 2014-01-13

上傳用戶：hwl453472107

主站蜘蛛池模板：武宁县| 德格县| 光泽县| 绵竹市| 滦平县| 昌黎县| 永善县| 陇西县| 潜江市| 通许县| 呼玛县| 高碑店市| 贺兰县| 栾川县| 卓资县| 临沧市| 鄂伦春自治旗| 平和县| 昭平县| 珲春市| 左权县| 安远县| 潮安县| 深州市| 临汾市| 阿城市| 云霄县| 杭锦旗| 林芝县| 延边| 越西县| 怀化市| 西青区| 颍上县| 皋兰县| 郎溪县| 聊城市| 甘孜| 南阳市| 濮阳县| 项城市|