Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模，想學習的這個資料對你有用。
標簽： Verilog HDL 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
橋接軟件最新更新 橋接軟件最新更新 橋接軟件最新更新v
標簽： 橋接 更新 軟件
上傳時間： 2015-09-04
上傳用戶：aix008
Verilog HDL硬件描述語言，徐振林編著。pdf格式。
上傳時間： 2014-12-04
上傳用戶：tianyi223
利用EDA工具和硬件描述語言（HDL），根據產品的特定要求設計性能價格比高的片上系統，是目前國際上廣泛使用的方法。與傳統的設計方法不同，在設計開始階段并不一定需要具體的單片微控制器（MCU）和開發系統(仿真器)以及帶有外圍電路的線路板來進行調試，所需要的只是由集成電路制造廠家提供的用HDL描述的MCU核和各種外圍器件的HDL模塊。設計人員在EDA工具提供的虛擬環境下，不但可以編寫和調試匯編程序，也可以用HDL設計、仿真和調試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動轉換為電路結構，與制造廠家的單元庫、宏庫及硬核對應起來，通過仿真驗證后，即可投片制成專用的片上系統（SOC)集成電路。
標簽： EDA HDL 硬件描述語言
上傳時間： 2015-09-05
上傳用戶：cmc_68289287
verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10
標簽： verilog HDL PWM 編寫
上傳用戶：gdgzhym
西門子PPI控件,可讀寫I SM,M V,VW等
標簽： PPI SM VW 西門子
上傳時間： 2013-12-14
上傳用戶：firstbyte
Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDL Verilog 模型
上傳時間： 2013-12-28
上傳用戶：Andy123456
ActivH71sp1pch有關active HDL得.好像.
標簽： ActivH active 1pch pch
上傳時間： 2013-12-25
上傳用戶：lxm
王金明的Verilog HDL程序集合，包含各個常用的程序
標簽： Verilog HDL 程序
上傳時間： 2013-11-26
上傳用戶：星仔
提高衛星通信信道傳輸效率的新途徑本 文 結 合 V SAT衛星通信系統設計中涉及衛星通信傳輸技術極為重要的 信道編碼與調制解調方式，探討了各種新型的衛星信道編碼與調制解調技術， 它們的原理及在衛星通信中的應用。在數字調制中，信號傳輸質量主要取決于 比特差錯率BER (Bit Error Rate)，因此要盡可能采用相同的每比特信號能量與 噪聲功率譜密度比(Eb/N.)的條件下，BER低的調制方式，以節省衛星功率 另外頻帶利用率要盡可能的高，以節省寶貴的衛星頻帶。本文還對各種不同的 差錯編碼與調制技術進行了實驗和詳細的性能比較。
標簽： 衛星通信 SAT 信道傳輸 傳輸技術
上傳時間： 2015-09-16
上傳用戶：AbuGe
蟲蟲下載站版權所有 京ICP備2021023401號-1
<button id="mqwww"></button>
<bdo id="mqwww"></bdo>
