電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展，對(duì)我國(guó)廣播業(yè)開發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案，這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯(cuò)編碼，使得信號(hào)抗干擾能力大大加強(qiáng)，提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量，特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼，對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào)，通過其它方法替代原有信號(hào)，對(duì)音質(zhì)影響不大，節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開發(fā)成本。 同時(shí)，我們采用FPGA硬件開發(fā)平臺(tái)和VHDL硬件描述語言編寫代碼實(shí)現(xiàn)硬件功能，而不采用專用芯片實(shí)現(xiàn)功能，使得修改電路和升級(jí)變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過軟件仿真和硬件驗(yàn)證，本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能，擴(kuò)展性較好，硬件資源開銷較小，具有實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-15
上傳用戶：afeiafei309
AD程序?qū)崿F(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換功能； CAN程序?qū)崿F(xiàn)CAN總線通訊功能； keyboard_check程序?qū)崿F(xiàn)鍵盤的掃描查詢方式輸入； keyboard_disturb程序?qū)崿F(xiàn)PORTB的"電平變化中斷"進(jìn)行鍵盤的輸入； led0-8程序?qū)崿F(xiàn)在8個(gè)LED上依次顯示1~8數(shù)字； PWM程序用于使CCP1模塊產(chǎn)生分辨率為10位的PWM波形，占空比為50%； RS-232程序通過RS-232接口來完成PC計(jì)算機(jī)與單片機(jī)之間的通信； simple_POARD程序?yàn)橥鈬δ苣K簡(jiǎn)單應(yīng)用實(shí)例，點(diǎn)亮與PORTD口相連的八個(gè)發(fā)光二極管； stopwatch程序?qū)崿F(xiàn)計(jì)時(shí)秒表功能，時(shí)鐘顯示范圍00.00～99.99秒，分辨度為0.01秒； switchinput程序用于開關(guān)量的輸入（采用SPI總線），并顯示在與D口相連的LED上； wakeup程序?qū)崿F(xiàn)PIC18F458的休眠工作方式，并由實(shí)驗(yàn)板上的按鍵產(chǎn)生"電平變化中斷"將其從休眠狀態(tài)中激活； WDT程序?qū)崿F(xiàn)"看門狗"WDT的功能； Yejing程序?qū)崿F(xiàn)液晶顯示器的接口和顯示功能。
上傳時(shí)間： 2013-06-04
上傳用戶：GHF
自上世紀(jì)90年代Linux首次應(yīng)用于嵌入式系統(tǒng)，至今已過了近10年。10年間，隨著芯片技術(shù)、總線技術(shù)以及計(jì)算機(jī)技術(shù)的發(fā)展，嵌入式處理器也從8位單片機(jī)時(shí)代發(fā)展到了如今高低端處理器百花齊放的時(shí)代。32位、16位處理器的價(jià)格不再是那么高不可攀。在這種背景下，本課題擬研究一種適用于小規(guī)模現(xiàn)場(chǎng)的，低成本的，具有RS-232C和CAN總線通訊方式且可在線進(jìn)行軟件更新的監(jiān)控系統(tǒng)。 現(xiàn)今，很多監(jiān)控系統(tǒng)都以裝有微軟操作系統(tǒng)的IPC作為監(jiān)督平臺(tái)，以單片機(jī)、PLC、DSP等作為DDC控制器，通過串口等方式通訊。其開發(fā)周期短，但成本總體較高，通訊方式單一。 本課題首先對(duì)幾種嵌入式處理器和嵌入式操作系統(tǒng)進(jìn)行比較，確定了以ARM核的處理器和Linux作為本監(jiān)督平臺(tái)的處理器和操作系統(tǒng)；其次研究了Linux在ARM上的移植以及運(yùn)行過程，包括引導(dǎo)加載程序vivi、Linux2.6內(nèi)核、根文件系統(tǒng)、各種外設(shè)(包括觸摸屏與以太網(wǎng)等)驅(qū)動(dòng)程序的移植，以及基于Qt/E的串口通訊的圖形用戶界面的開發(fā)；最后對(duì)CAN總線以及RS-232C通訊方式在ARM7核的處理器及單片機(jī)上的應(yīng)用進(jìn)行研究。 基于以上研究開發(fā)的監(jiān)控系統(tǒng)的監(jiān)督平臺(tái)以S3C2410處理器為核心，以Linux2.6內(nèi)核為操作系統(tǒng)，以觸摸屏為主要人機(jī)界面，具有RS-232C和以太網(wǎng)通訊方式，其成本較低，體積較小，功能較為靈活；其DDC控制器由基于STC5410AD和ARM7核的LPC2119的兩塊控制板以及一塊RS-232C與CAN總線轉(zhuǎn)換板組成，其控制功能更加強(qiáng)大，通訊方式也更加多樣化；另外，監(jiān)督平臺(tái)與DDC控制器均可在線更新程序，降低了系統(tǒng)維護(hù)難度。 經(jīng)過實(shí)踐調(diào)試，本監(jiān)控系統(tǒng)的軟硬件均工作正常，實(shí)現(xiàn)了預(yù)期目標(biāo)。本監(jiān)控系統(tǒng)可應(yīng)用于電力、化工、機(jī)電等多個(gè)領(lǐng)域的現(xiàn)場(chǎng)，具有較強(qiáng)的通用性。
標(biāo)簽： Linux ARM 監(jiān)控 系統(tǒng)研究
上傳時(shí)間： 2013-07-08
上傳用戶：zhch602
隨著我國(guó)經(jīng)濟(jì)的高速發(fā)展，各類建設(shè)工程越來越多，這導(dǎo)致了國(guó)家對(duì)工程機(jī)械的需求越來越大，要求也越來越高。在機(jī)械和液壓技術(shù)已發(fā)展成熟的今天，信息化和智能化成了工程機(jī)械進(jìn)行產(chǎn)品性能提升的新的突破口。而無線遙控技術(shù)是信息化的一個(gè)重要方面。 鑒于工程機(jī)械設(shè)備對(duì)無線遙控設(shè)備的需求，本文研制了用于工程機(jī)械的無線遙控器。因?yàn)楣こ虣C(jī)械對(duì)遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求，所以本文沒有選擇紅外、藍(lán)牙等技術(shù)作為通信手段，而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面，考慮到通信過程中需要進(jìn)行非常復(fù)雜的編解碼運(yùn)算，所以本文選用了運(yùn)算速率較快的32位ARM核微控制器LPC2119。 論文首先在對(duì)上述兩塊主芯片進(jìn)行深入研究的基礎(chǔ)上介紹了它們的功能特點(diǎn)和參數(shù)性能，與此同時(shí)還介紹了嵌入式系統(tǒng)開發(fā)的相關(guān)知識(shí)。接著基于這兩塊芯片對(duì)遙控器的實(shí)施方案進(jìn)行了設(shè)計(jì)，包括硬件系統(tǒng)和軟件系統(tǒng)兩方面的內(nèi)容，這構(gòu)成了論文的主體內(nèi)容之一。然后論文詳細(xì)深入的研究和討論了對(duì)遙控器通信性能起關(guān)鍵作用的差錯(cuò)控制系統(tǒng)。研究?jī)?nèi)容包括循環(huán)碼、CRC碼、RS碼和交織技術(shù)等一系列的信道編碼理論，并且給出了各種編解碼的實(shí)現(xiàn)方法。基于這些理論，論文設(shè)計(jì)了一種CRC碼、RS碼以及交織技術(shù)相結(jié)合的差錯(cuò)控制方法并將其應(yīng)用在遙控器中，實(shí)際測(cè)試證明該方法從很大程度上提升了遙控器的通信性能。此外，還實(shí)現(xiàn)了遙控器的跳頻功能，可以有效的抵抗同頻干擾。論文的最后簡(jiǎn)要介紹了系統(tǒng)開發(fā)調(diào)試環(huán)境以及仿真工具，并總結(jié)了軟件實(shí)現(xiàn)過程中對(duì)一些關(guān)鍵問題的處理辦法。
標(biāo)簽： ARM 射頻技術(shù) 工程機(jī)械 遙控器
上傳時(shí)間： 2013-05-18
上傳用戶：yyyyyyyyyy
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場(chǎng)，占領(lǐng)了32位RISC微處理器75％以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對(duì)Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后，對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。
上傳時(shí)間： 2013-06-16
上傳用戶：mylinden
本文內(nèi)容來源于實(shí)際工程項(xiàng)目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項(xiàng)目的主要任務(wù)是通過設(shè)計(jì)—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計(jì)，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實(shí)現(xiàn)、硬件設(shè)計(jì)和軟件設(shè)計(jì)等內(nèi)容。 首先，本立在對(duì)項(xiàng)目背景、項(xiàng)目需求和總線適配器接口協(xié)議進(jìn)行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計(jì)要求選擇主控制器和外圍器件，并以此搭建硬件平臺(tái)，完成系統(tǒng)硬件設(shè)計(jì)。本部分內(nèi)容包括主控制器的FPGA實(shí)現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計(jì)。最后介紹了系統(tǒng)的軟件開發(fā)，此部分主要完成了軟件的總體設(shè)計(jì)、功能模塊的劃分以及各功能模塊的軟件實(shí)現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計(jì)。
上傳時(shí)間： 2013-05-22
上傳用戶：小強(qiáng)mmmm
DVB-S(Digital Video Broadcasting bv Satellite)調(diào)制器是符合DVB-S協(xié)議的數(shù)字電視前端設(shè)備之一，也滿足我國(guó)數(shù)字電視衛(wèi)星廣播標(biāo)準(zhǔn)，該設(shè)備可以廣泛應(yīng)用于數(shù)字電視衛(wèi)星業(yè)務(wù)和相關(guān)數(shù)字電視業(yè)務(wù)。本文主要闡述了基于FPGA實(shí)現(xiàn)DVB-S調(diào)制器的信道編碼和調(diào)制，按功能對(duì)DVB-S信道編碼過程進(jìn)行模塊分解、模塊接口定義，針對(duì)每個(gè)模塊進(jìn)行工作原理分析、算法分析、HDL描述、時(shí)序仿真及FPGA實(shí)現(xiàn)；DVB-S調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號(hào)處理方面的優(yōu)勢(shì)，本文重點(diǎn)對(duì)其中的幾個(gè)關(guān)鍵模塊，包括RS編碼、卷積交織器和卷積穿孔編碼等的實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并通過HDL描述和時(shí)序仿真來驗(yàn)證算法正確性；對(duì)FPGA各模塊的資源進(jìn)行了估計(jì)、利用Altera公司的Cyclone器件的內(nèi)部鎖相環(huán)實(shí)現(xiàn)ASI信號(hào)的接收；最后對(duì)整機(jī)進(jìn)行了測(cè)試，測(cè)試結(jié)果表明，本文設(shè)計(jì)的DVB-S調(diào)制器技術(shù)指標(biāo)滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA DVBS 信道編碼 調(diào)制
上傳時(shí)間： 2013-04-24
上傳用戶：gmh1314
本文對(duì)OFDM基帶調(diào)制解調(diào)系統(tǒng)的：FPGA設(shè)計(jì)進(jìn)行了研究和論述，重點(diǎn)實(shí)現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調(diào)制的原理和OFDM基帶調(diào)制解調(diào)系統(tǒng)的總體設(shè)計(jì)，以及FPGA設(shè)計(jì)的基本原則。接著介紹了RS碼的編碼原理和時(shí)域迭代譯碼算法，在此基礎(chǔ)上設(shè)計(jì)實(shí)現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實(shí)現(xiàn)成形濾波器的結(jié)構(gòu)，采用多相結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)了平方根升余弦滾降濾波器。
標(biāo)簽： FPGA OFDM 基帶 調(diào)制系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：TF2015
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
PROFIBUS現(xiàn)場(chǎng)總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國(guó)內(nèi)對(duì)于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國(guó)外大公司的成套設(shè)備為主，用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟，而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對(duì)這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對(duì)PROFIBUS現(xiàn)場(chǎng)總線技術(shù)進(jìn)行概述，主要從現(xiàn)場(chǎng)總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對(duì)PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中，本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中，詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn)，包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進(jìn)行通訊測(cè)試，得到良好結(jié)果。
標(biāo)簽： PROFIBUSDP FPGA 接口
上傳時(shí)間： 2013-05-25
上傳用戶：xwd2010
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
