altera推出的基于它們fpga和cpld的構(gòu)建嵌入式系統(tǒng)的新技術(shù)sopc的介紹。其集成在quartus II中
標(biāo)簽： quartus altera fpga cpld
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：古谷仁美
altera nois cpu.Very good.
標(biāo)簽： altera Very nois good
上傳時(shí)間： 2015-04-03
上傳用戶(hù)：王者A
使用vhdl語(yǔ)言在altera公司的up3板上產(chǎn)生vga信號(hào)，里面有詳細(xì)的解析和說(shuō)明，是一個(gè)很好的教程。
標(biāo)簽： altera vhdl up3 vga
上傳時(shí)間： 2013-12-08
上傳用戶(hù)：yuanyuan123
使用vhdl語(yǔ)言在altera公司的up3板上產(chǎn)生vga信號(hào)，里面有詳細(xì)的解析和說(shuō)明，是一個(gè)很好的教程。和上一個(gè)文件razzle差不多，但是產(chǎn)生的效果不一樣。
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：csgcd001
DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
標(biāo)簽： FPGA DDR Altera 100M
上傳時(shí)間： 2014-12-02
上傳用戶(hù)：bcjtao
Altera的IP源碼8259，只需打開(kāi)就能實(shí)現(xiàn)
標(biāo)簽： Altera 8259 源碼
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：skhlm
一個(gè)很不錯(cuò)的例子,實(shí)現(xiàn)的是4bit的加減乘除,用modelsim做的仿真.
標(biāo)簽： modelsim 4bit 減 仿真
上傳時(shí)間： 2015-04-08
上傳用戶(hù)：dengzb84
ALTERA NIOS處理器實(shí)驗(yàn)，編程環(huán)境是QUARTUS，在NIOS SHELL下編譯實(shí)現(xiàn)功能。實(shí)驗(yàn)USB接口
標(biāo)簽： ALTERA NIOS 處理器 實(shí)驗(yàn)
上傳時(shí)間： 2015-04-13
上傳用戶(hù)：1079836864
ALTERA NIOS處理器，用VHDL在QUARTUS下編寫(xiě)，用NIOS SHELL調(diào)試通過(guò)，實(shí)驗(yàn)LCD液晶顯示
標(biāo)簽： ALTERA NIOS 處理器
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：ecooo
ALTERA NIOS處理器實(shí)驗(yàn)，QUARTUS下用VHDL編譯成處理器，然后NIOS SHELL下C 語(yǔ)言運(yùn)行。實(shí)驗(yàn)SRAM和DMA調(diào)度
上傳用戶(hù)：gxf2016
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
