Altera AHDL語言設(shè)計(jì)的PCI總線Core,很難得的PCI設(shè)計(jì)資料
標(biāo)簽： PCI Altera AHDL Core
上傳時(shí)間： 2013-12-05
上傳用戶：1159797854
自己做的Altera下載線，老早了，protel98制板。-wh
標(biāo)簽： Altera 下載線
上傳時(shí)間： 2015-05-08
上傳用戶：wuyuying
用VHDL語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.
標(biāo)簽： MODELSIM VHDL 語言 編寫
上傳時(shí)間： 2015-05-14
上傳用戶：13188549192
強(qiáng)烈推薦下載,verilog狀態(tài)機(jī)實(shí)例.可以在modelsim下運(yùn)行.
標(biāo)簽： modelsim verilog 狀態(tài)
上傳時(shí)間： 2014-01-06
上傳用戶：GavinNeko
還是一個(gè)verilog原代碼,可以在modelsim下運(yùn)行,強(qiáng)烈推薦下載
標(biāo)簽： modelsim verilog 代碼
上傳用戶：亞亞娟娟123
modelsim破解工具 安裝modelsim后運(yùn)行它即可破解
標(biāo)簽： modelsim 破解 運(yùn)行
上傳時(shí)間： 2014-01-08
上傳用戶：源碼3
幀同步模塊的Veriolog源碼。 在ModelSim下的一個(gè)工程。有測(cè)試文件。
標(biāo)簽： Veriolog ModelSim 幀同步 工程
上傳時(shí)間： 2014-01-16
上傳用戶：a3318966
Altera USB-Blaster_ Download Cabl
標(biāo)簽： USB-Blaster Download Altera Cabl
上傳時(shí)間： 2014-01-09
上傳用戶：windwolf2000
altera PLC/FPGA編程，ByteBlasterii原理，我按此原理做的板很好用。
標(biāo)簽： altera FPGA PLC 編程
上傳時(shí)間： 2014-01-14
上傳用戶：王小奇
關(guān)于Altera公司FPGA編程的一些常用實(shí)例代碼.
標(biāo)簽： Altera FPGA 編程 代碼
上傳時(shí)間： 2015-05-23
上傳用戶：lacsx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
