亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件

登錄| 注冊(cè)

fpga-jpeg-verilog

usart的verilog代碼.rar 包括很多的FPGA ip 源碼

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
FPGA verilog

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
FPGA中FLASH配置控制源碼,VHDL和Verilog

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
該代碼用硬件描述語(yǔ)言Verilog系統(tǒng)地描述了I2C總線接口的位比特主控轉(zhuǎn)換模型。對(duì)學(xué)習(xí)FPGA和I2C總線接口有極大地幫助。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR 用verilog編寫

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog hdl寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成）

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
FPGA實(shí)現(xiàn)RS-232串口收發(fā)的Verilog程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
uart串口通信程序用VERILOG HDL　編寫　可以有效應(yīng)用于FPGA上

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
LCD的驅(qū)動(dòng)程序　用verilog HDL 編寫　可以用于FPGA上　經(jīng)過(guò)測(cè)試　可以使用

標(biāo)簽：

上傳時(shí)間：

上傳用戶：

«
8
9
10
11
12
13
14
15
16
17
»

主站蜘蛛池模板：南城县| 资讯 | 汉寿县| 津市市| 平凉市| 肇州县| 台北市| 扬州市| 罗甸县| 扎赉特旗| 个旧市| 余庆县| 隆林| 安阳市| 柘荣县| 清苑县| 巴塘县| 海晏县| 梓潼县| 甘孜县| 东丽区| 泾川县| 利辛县| 建德市| 东阿县| 文化| 汕头市| 宁河县| 琼中| 怀远县| 怀安县| 许昌市| 西宁市| 天全县| 衡东县| 临猗县| 新竹市| 永济市| 尼玛县| 福清市| 丹江口市|