亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊(cè)

fpga-jpeg-verilog

采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog編程ps2接口設(shè)計(jì),基于fpga的設(shè)計(jì)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的異步FIFO的軟硬件實(shí)現(xiàn),通過VERILOG編程實(shí)現(xiàn)后下載到FPGA芯片

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
jpeg壓縮中的DCT蝶型算法verilog代碼

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
在利用Verilog在FPGA平臺(tái)上輸出正弦波

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
一個(gè)4*4矩陣鍵盤的VERILOG接口程序設(shè)計(jì)（FPGA）

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
一個(gè)好用的經(jīng)過FPGA驗(yàn)證的i2c_slave verilog代碼。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：

«
7
8
9
10
11
12
13
14
15
16
»

主站蜘蛛池模板：恩施市| 米脂县| 普定县| 屯昌县| 赤水市| 谢通门县| 望谟县| 藁城市| 大关县| 德保县| 龙门县| 宁夏| 临潭县| 安顺市| 蒲城县| 湘西| 什邡市| 邻水| 邹城市| 景东| 龙里县| 临颍县| 疏勒县| 安阳市| 嘉定区| 镇雄县| 罗定市| 永清县| 册亨县| 亚东县| 原平市| 瑞昌市| 阿鲁科尔沁旗| 托克逊县| 洛宁县| 山阴县| 涞水县| 清水县| 祥云县| 辽宁省| 通榆县|