采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來
標(biāo)簽： Verilog FPGA 語言 控制
上傳時間： 2013-12-25
上傳用戶：小鵬
基于FPGA的2048點FFT的verilog實現(xiàn)的源代碼。
標(biāo)簽： verilog FPGA 2048 FFT
上傳時間： 2014-12-02
上傳用戶：GavinNeko
verilog編程ps2接口設(shè)計,基于fpga的設(shè)計
標(biāo)簽： verilog fpga ps2 編程
上傳時間： 2013-12-23
上傳用戶：diets
基于FPGA的異步FIFO的軟硬件實現(xiàn),通過VERILOG編程實現(xiàn)后下載到FPGA芯片
標(biāo)簽： FPGA VERILOG FIFO 軟硬件
上傳時間： 2015-10-19
上傳用戶：agent
jpeg壓縮中的DCT蝶型算法verilog代碼
標(biāo)簽： verilog jpeg DCT 算法
上傳時間： 2014-12-01
上傳用戶：Divine
基于fpga的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標(biāo)簽： fpga JPEG 編解碼器
上傳時間： 2015-10-28
上傳用戶：fnhhs
Verilog HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細(xì)說明
標(biāo)簽： Verilog FPGA HDL 語言
上傳時間： 2014-10-14
上傳用戶：litianchu
verilog語言編寫的FPGA代碼。功能為pc機通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測試文件（test）。
標(biāo)簽： verilog FPGA sram epp
上傳時間： 2013-12-17
上傳用戶：1966640071
在利用Verilog在FPGA平臺上輸出正弦波，實現(xiàn)芯片為Cyclone II 484C8，有管腳分配
標(biāo)簽： Verilog FPGA 輸出 正弦波
上傳時間： 2015-11-29
上傳用戶：ainimao
一個4*4矩陣鍵盤的VERILOG接口程序設(shè)計（FPGA）
標(biāo)簽： VERILOG FPGA 矩陣鍵盤 接口
上傳時間： 2013-12-14
上傳用戶：chens000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
