隨著計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)技術(shù)和微電子技術(shù)的深入發(fā)展，嵌入式系統(tǒng)在各個(gè)領(lǐng)域中得到廣泛應(yīng)用。以ARM和以FPGA為核心的嵌入式系統(tǒng)是當(dāng)前嵌入式研究的熱點(diǎn)，而相關(guān)研究的開(kāi)展需要功能強(qiáng)大的開(kāi)發(fā)平臺(tái)支持，因此基于ARM和FPGA的開(kāi)發(fā)平臺(tái)設(shè)計(jì)研究具有重要意義。 本文分別設(shè)計(jì)了一款基于PXA270的ARM開(kāi)發(fā)平臺(tái)和一款基于Virtex5的FPGA開(kāi)發(fā)平臺(tái)，主要針對(duì)電源管理、接口設(shè)計(jì)、板級(jí)時(shí)序等關(guān)鍵技術(shù)進(jìn)行了研究。在此基礎(chǔ)上利用PADS Logic設(shè)計(jì)工具完成了系統(tǒng)原理圖設(shè)計(jì)，并借助Hyperlynx SI仿真工具，對(duì)PCB的板級(jí)設(shè)計(jì)問(wèn)題進(jìn)行了分析，實(shí)現(xiàn)了平臺(tái)PCB的可靠設(shè)計(jì)。最后對(duì)平臺(tái)各模塊進(jìn)行了調(diào)試，通過(guò)在平臺(tái)上運(yùn)行操作系統(tǒng)并加載可執(zhí)行程序的方法驗(yàn)證了平臺(tái)整體功能。 本文的特色體現(xiàn)在以下三個(gè)方面： (1)結(jié)合PXA270處理器內(nèi)部的電源管理單元和MAX1586A集成電源管理芯片，實(shí)現(xiàn)了PXA270開(kāi)發(fā)平臺(tái)的動(dòng)態(tài)電源管理，有效降低了平臺(tái)功耗； (2)平臺(tái)實(shí)現(xiàn)了FF/BT/STUART、USB Host/Client、SD/MMC、AC'97、LCD和擴(kuò)展VGA、PCMCIA/CF等多種接口，具有良好的開(kāi)發(fā)靈活性和通用性； (3)對(duì)開(kāi)發(fā)平臺(tái)PCB板級(jí)走線中可能出現(xiàn)的反射、串?dāng)_、時(shí)序沖突等問(wèn)題進(jìn)行評(píng)估，給出了布線約束方案，使系統(tǒng)可靠性得到有效提高。
標(biāo)簽： FPGA ARM 嵌入式開(kāi)發(fā) 平臺(tái)設(shè)計(jì)
上傳時(shí)間： 2013-07-06
上傳用戶：gps6888
數(shù)字調(diào)制解調(diào)技術(shù)在數(shù)字通信中占有非常重要的地位，數(shù)字通信技術(shù)與FPGA的結(jié)合是現(xiàn)代通信系統(tǒng)發(fā)展的一個(gè)必然趨勢(shì)。文中介紹了QPSK調(diào)制解調(diào)的原理，并基于FPGA實(shí)現(xiàn)了QPSK調(diào)制解調(diào)電路。
標(biāo)簽： QPSK andDemodulation Realization Modulation
上傳時(shí)間： 2013-07-03
上傳用戶：1142895891
VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實(shí)時(shí)圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路，全景圖像處理是實(shí)時(shí)圖像處理中一個(gè)嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理的發(fā)展?fàn)顩r，課題的主要背景、國(guó)內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來(lái)源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展，F(xiàn)PGA/CPLD的特點(diǎn)，并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu)，硬件描述語(yǔ)言，開(kāi)發(fā)工具Quartus Ⅱ以及FPGA開(kāi)發(fā)的一般原則。 文章的重點(diǎn)放在了電路板的設(shè)計(jì)部分，也就是本文的第三章。在介紹電路設(shè)計(jì)部分之前首先介紹一些高速數(shù)字電路設(shè)計(jì)中的一些概念、高速數(shù)字電路設(shè)計(jì)中常見(jiàn)問(wèn)題，并對(duì)常見(jiàn)問(wèn)題給出了一般解決方法。 在FPGA電路板設(shè)計(jì)部分中，對(duì)FPGA電路的設(shè)計(jì)過(guò)程作了詳細(xì)的說(shuō)明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設(shè)計(jì)要點(diǎn)，多層電路板設(shè)計(jì)要點(diǎn)，F(xiàn)PGA供電管腳的處理注意事項(xiàng)，F(xiàn)PGA芯片中PLL模塊的設(shè)計(jì)以及FPGA的配置方法，并給出了作者的設(shè)計(jì)思路。FPGA供電電源也是電路板設(shè)計(jì)的要點(diǎn)所在，文章中也著重對(duì)其進(jìn)行了介紹，提及了FPGA電源設(shè)計(jì)指標(biāo)要求及電壓功耗估計(jì)，并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設(shè)計(jì)思路和方法。同時(shí)文章中對(duì)FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲(chǔ)電路、USB2.0接口電路的設(shè)計(jì)做了相應(yīng)的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個(gè)穩(wěn)定運(yùn)行的平臺(tái)。 在第四章中介紹了IC總線控制器的狀態(tài)機(jī)圖及信號(hào)說(shuō)明和相應(yīng)的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果，驗(yàn)證了設(shè)計(jì)目的，為進(jìn)一步的工作打下了良好的基礎(chǔ)。
標(biāo)簽： FPGA 圖像 理板設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：15736969615
JPEG2000是新一代圖像壓縮標(biāo)準(zhǔn),JPEG2000與傳統(tǒng)JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區(qū)塊編碼方式,而采用以小波轉(zhuǎn)換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現(xiàn)代譜分析工具,在圖像處理與圖像分析領(lǐng)域正得到越來(lái)越廣泛的應(yīng)用.由于JPEG2000標(biāo)準(zhǔn)具有復(fù)雜的算法,全部用軟件來(lái)實(shí)現(xiàn)將會(huì)占用很大的處理器時(shí)間開(kāi)銷(xiāo)和內(nèi)存開(kāi)銷(xiāo),尤其對(duì)于實(shí)時(shí)圖像傳輸和處理系統(tǒng),因而用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)中的離散小波變換部分,論文研究的主要工作就是設(shè)計(jì)了一個(gè)符合JPEG2000標(biāo)準(zhǔn)的、高性能的多級(jí)二維離散小波變換的硬件電路.論文研究的內(nèi)容主要分為兩部分,第一部分首先分析了JPEG2000標(biāo)準(zhǔn)和離散小波變換的原理,重點(diǎn)研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實(shí)現(xiàn).論文第二部分對(duì)兩種離散小波變換快速算法的硬件實(shí)現(xiàn)進(jìn)行了比較,并選擇卷積濾波算法作為硬件實(shí)現(xiàn)的對(duì)象,并采用Daubechies9/7小波基.然后具體設(shè)計(jì)了離散小波變換的各個(gè)模塊,所有的模塊都是有硬件描述語(yǔ)言(Verilog HDL)來(lái)實(shí)現(xiàn),經(jīng)過(guò)仿真和邏輯綜合,在一塊自行設(shè)計(jì)的FPGA開(kāi)發(fā)板上進(jìn)行了驗(yàn)證.仿真和驗(yàn)證的結(jié)果表明了該小波變換的硬件電路符合JPEG2000標(biāo)準(zhǔn),具有較高的速度和信噪比.
上傳時(shí)間： 2013-04-24
上傳用戶：h886166
基于小波變換和神經(jīng)網(wǎng)絡(luò)理論,對(duì)非穩(wěn)定、大信噪比(SNR)變化的通信信號(hào)進(jìn)行有效的特征提取和分類(lèi),實(shí)現(xiàn)了通信信號(hào)調(diào)制方式的分類(lèi)識(shí)別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細(xì)節(jié)作為特征采,實(shí)驗(yàn)得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號(hào)特征矢量,提取的信號(hào)特征矢量64點(diǎn);然后依據(jù)神經(jīng)網(wǎng)絡(luò)理論,分別采用BP網(wǎng)絡(luò)作為分類(lèi)器對(duì)通信信號(hào)調(diào)制識(shí)別分類(lèi).從計(jì)算機(jī)模擬實(shí)驗(yàn)結(jié)果可知,該方法能很好地完成通信信號(hào)調(diào)制識(shí)別分類(lèi)任務(wù),使識(shí)別正確率得到了明顯改善,同時(shí)降低了識(shí)別分類(lèi)過(guò)程的復(fù)雜度,并且為通信信號(hào)調(diào)制識(shí)別的DSP實(shí)現(xiàn)提供了快速計(jì)算的理論基礎(chǔ).其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎(chǔ)上設(shè)計(jì)了數(shù)字信號(hào)處理板和制作調(diào)試電路板.最后,用匯編和C語(yǔ)言編制A/D程序、串口通信程序和應(yīng)用程序,并在信號(hào)處理板上調(diào)試和運(yùn)行.
標(biāo)簽： DSPs FPGA 通信信號(hào) 調(diào)制識(shí)別
上傳時(shí)間： 2013-07-23
上傳用戶：731140412
MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專(zhuān)用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專(zhuān)用視頻編解碼器結(jié)構(gòu)硬件開(kāi)銷(xiāo)小,處理速度高.該文主要研究專(zhuān)用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法.目前市場(chǎng)上MPEG-4視頻編解碼芯片主要是Simple Profile級(jí)別的,而我們?cè)O(shè)計(jì)的芯片要實(shí)現(xiàn)Advanced Simple Profile級(jí)別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計(jì)方案,我們?cè)O(shè)計(jì)了基于FPGA的MPEG-4芯片設(shè)計(jì)開(kāi)發(fā)平臺(tái),完成算法的硬件仿真與測(cè)試.論文圍繞基于FPGA的MPEG-4芯片開(kāi)發(fā)系統(tǒng)設(shè)計(jì),分為兩個(gè)部分.第一部分介紹了目前國(guó)內(nèi)外實(shí)現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國(guó)際上MPEG-4視頻編解碼芯片設(shè)計(jì)的一般方法及其發(fā)展趨勢(shì),詳細(xì)描述了我們的基于FPGA的MPEG-4編解碼芯片開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點(diǎn)講述了基于FPGA的MPEG-4芯片開(kāi)發(fā)系統(tǒng)各個(gè)電路模塊的設(shè)計(jì),包括電源模塊、FPGA配置模塊、時(shí)鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時(shí)也介紹了I
標(biāo)簽： MPEG4 FPGA 編解碼芯片 開(kāi)發(fā)系統(tǒng)
上傳時(shí)間： 2013-06-15
上傳用戶：it男一枚
隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門(mén)電路等)技術(shù)的迅速發(fā)展，特別是隨著計(jì)算機(jī)技術(shù)的發(fā)展，在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中，人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開(kāi)發(fā)出各種測(cè)量?jī)x器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設(shè)計(jì)、調(diào)試及維護(hù)帶來(lái)諸多不便。而隨著EDA技術(shù)的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運(yùn)而生。這類(lèi)芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語(yǔ)言進(jìn)行芯片設(shè)計(jì)、支持在線編程和在系統(tǒng)編程等優(yōu)點(diǎn)而備受青睞。本課題主要是用FPGA實(shí)現(xiàn)一個(gè)驗(yàn)證平臺(tái)。用于SOC及IPCore的驗(yàn)證。用FPGA系統(tǒng)驗(yàn)證板實(shí)現(xiàn)在實(shí)際硬件環(huán)境中的驗(yàn)證可以彌補(bǔ)ASIC 設(shè)計(jì)流程中仿真的不足, 通過(guò)該驗(yàn)證也可以加快ASIC設(shè)計(jì)且降低由于邏輯問(wèn)題所造成ASIC 開(kāi)發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設(shè)計(jì)領(lǐng)域的一些應(yīng)用。最后，具體設(shè)計(jì)了一塊用設(shè)計(jì)驗(yàn)證的開(kāi)發(fā)板，并討論了其設(shè)計(jì)結(jié)構(gòu)，流程及驗(yàn)證方法。
上傳時(shí)間： 2013-05-16
上傳用戶：bakdesec
隨著計(jì)算機(jī)和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流.現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為一種可編程專(zhuān)用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、通信、航空航天等各個(gè)領(lǐng)域.一般來(lái)講,FPGA多用于高速通信和高速信號(hào)處理領(lǐng)域,以發(fā)揮其處理速度快的特點(diǎn),本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠(yuǎn)程遙控接收系統(tǒng),主要用其在頻域來(lái)實(shí)現(xiàn)水下遠(yuǎn)程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠(yuǎn)程遙控解碼的原理并進(jìn)行了遙控指令編碼設(shè)計(jì);其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠(yuǎn)程遙控FPGA解碼芯片的設(shè)計(jì)工作,包括硬件描述語(yǔ)言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對(duì)設(shè)計(jì)的FPGA解碼芯片進(jìn)行了初步的功耗估算:最后設(shè)計(jì)制作了一塊FPGA解碼芯片電路驗(yàn)證測(cè)試板,并完成了電路調(diào)試和測(cè)試.實(shí)驗(yàn)測(cè)試結(jié)果表明,用FPGA實(shí)現(xiàn)水下遠(yuǎn)程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實(shí)現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級(jí)和維護(hù)更加靈活方便.
標(biāo)簽： FPGA 遠(yuǎn)程遙控 解碼電路
上傳時(shí)間： 2013-06-03
上傳用戶：zoushuiqi
雙基地合成孔徑雷達(dá)(簡(jiǎn)稱(chēng)雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個(gè)發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來(lái)成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對(duì)正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對(duì)距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對(duì)算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時(shí)鐘管理等主要部分。針對(duì)硬件實(shí)現(xiàn)的特點(diǎn)，對(duì)算法的部分運(yùn)算進(jìn)行了簡(jiǎn)化。 為了對(duì)算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計(jì)開(kāi)發(fā)了該算法的硬件測(cè)試平臺(tái)。主要基于ML310評(píng)估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計(jì)，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時(shí)鐘等部分。
上傳時(shí)間： 2013-07-26
上傳用戶：是王洪文
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng)，近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使用硬件描述語(yǔ)言，可以實(shí)現(xiàn)特定的信號(hào)處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來(lái)完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類(lèi)，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處，對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類(lèi)處理過(guò)程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來(lái)處理經(jīng)過(guò)預(yù)處理后的圖像數(shù)據(jù)，來(lái)運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開(kāi)發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過(guò)程。將算法下載到FPGA芯片，經(jīng)過(guò)試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過(guò)調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時(shí)間： 2013-07-22
上傳用戶：Divine
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
