亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

dsp，SDRAM

  • ARM,DSP,FPGA的區(qū)別

    ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM，DSP，F(xiàn)PGA/CPLD的異同。

    標(biāo)簽： FPGA ARM DSP

    上傳時間： 2013-08-27

    上傳用戶：lijianyu172

  • 高速DSP與SDRAM之間信號傳輸延時的分析

    　　當(dāng)今電子技術(shù)的發(fā)展日新月異，尤其是深亞微米工藝在IC設(shè)計中的應(yīng)用，使得芯片的集成規(guī)模愈來愈大，速度愈來愈高，從而使得如何處理高速信號問題成為設(shè)計的關(guān)鍵因素之一。隨著電子系統(tǒng)中邏輯和系統(tǒng)時鐘頻率的迅速提高和信號邊沿不斷變陡，印刷電路板(PCB)的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計線跡互連和板層的影響可以不考慮;當(dāng)頻率超過50MHz時，互連關(guān)系和板層特性的影響不容忽視，必須對傳輸線效應(yīng)加以考慮，在評定系統(tǒng)性能時也必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計必須面對互連延遲引起的時序問題以及串?dāng)_、傳輸線效應(yīng)等信號完整性(SI)問題。本文主要對互連延遲所引起的時序問題進行探討。

    標(biāo)簽： SDRAM DSP 信號傳輸 延時

    上傳時間： 2013-12-18

    上傳用戶：如果你也聽說

  • 利用FPGA實現(xiàn)SDRAM控制器的設(shè)計

    FPGA的應(yīng)用，sdram

    標(biāo)簽： SDRAM FPGA 控制器

    上傳時間： 2014-12-28

    上傳用戶：aesuser

  • 對Altera 28nm FPGA浮點DSP設(shè)計流程和性能的獨立分析

    　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理（DSP）設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程，同時驗證了要求較高的浮點DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 　　 Altera的浮點DSP設(shè)計流程經(jīng)過規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設(shè)計人員比傳統(tǒng)HDL設(shè)計更迅速的實現(xiàn)并驗證復(fù)數(shù)浮點算法。這一設(shè)計流程非常適合設(shè)計人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。

    標(biāo)簽： Altera FPGA DSP 28

    上傳時間： 2014-12-28

    上傳用戶：18888888888

  • 利用FPGA實現(xiàn)SDRAM控制器的設(shè)計

    FPGA的應(yīng)用，sdram

    標(biāo)簽： SDRAM FPGA 控制器

    上傳時間： 2013-12-19

    上傳用戶：daguogai

  • 對Altera 28nm FPGA浮點DSP設(shè)計流程和性能的獨立分析

    　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理（DSP）設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程，同時驗證了要求較高的浮點DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 　　 Altera的浮點DSP設(shè)計流程經(jīng)過規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設(shè)計人員比傳統(tǒng)HDL設(shè)計更迅速的實現(xiàn)并驗證復(fù)數(shù)浮點算法。這一設(shè)計流程非常適合設(shè)計人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。

    標(biāo)簽： Altera FPGA DSP 28

    上傳時間： 2015-01-01

    上傳用戶：sunshie

  • TI 成功演示 1GHz DSP

    TI 成功演示 1GHz DSP，適合人工視覺等實時應(yīng)用

    標(biāo)簽： 1GHz DSP TI

    上傳時間： 2013-12-17

    上傳用戶：我干你啊

  • DSP TMS320LF2407書籍

    DSP TMS320LF2407書籍，幫助初學(xué)者學(xué)習(xí)DSP，本書為C語言編程，易理解。

    標(biāo)簽： 2407 DSP 320 TMS

    上傳時間： 2014-08-17

    上傳用戶：sjyy1001

  • DSP學(xué)習(xí)的入門級教程

    DSP學(xué)習(xí)的入門級教程，全文以問答的形式講述如何學(xué)習(xí)DSP，文章深入淺出，知識覆蓋面廣，注重實踐，是廣大DSP愛好者的福音！

    標(biāo)簽： DSP 入門級 教程

    上傳時間： 2013-12-23

    上傳用戶：yyyyyyyyyy

  • 一個在DSP上執(zhí)行的flash的燒寫程序

    一個在DSP上執(zhí)行的flash的燒寫程序，芯片為AM29L16V。原開發(fā)環(huán)境為visual dsp，不過代碼都是C形式，方便移植！

    標(biāo)簽： flash DSP 燒寫程序

    上傳時間： 2013-12-25

    上傳用戶：彭玖華

主站蜘蛛池模板： 阜康市| 阿拉善左旗| 松桃| 旬阳县| 霞浦县| 郧西县| 静宁县| 肃南| 枣阳市| 承德县| 鹤壁市| 阳曲县| 泾阳县| 来安县| 镇坪县| 大安市| 大足县| 宜君县| 济南市| 贵州省| 吐鲁番市| 同仁县| 都安| 罗定市| 巴楚县| 新竹县| 清水河县| 兖州市| 五华县| 天峻县| 泊头市| 乌什县| 金堂县| 江门市| 开封市| 乐陵市| 汤原县| 定襄县| 天水市| 高州市| 南陵县|