電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。
Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級(jí)模塊庫(kù)，支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達(dá)、無(wú)線基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
