研究了MPC8379E處理器的相關(guān)資料和ddr2的特性，以及它們之間PCB布線的規(guī)則和仿真設(shè)計(jì)。由于MPC8379E和ddr2都具有相當(dāng)高的工作頻率，所以他們之間的走線必須滿足高速PCB布線規(guī)則，還要結(jié)合實(shí)際系統(tǒng)中的層疊、阻抗等，采取特殊布線方法。本文使用EDA工具Cadence仿真設(shè)計(jì)了ddr2拓?fù)浣Y(jié)構(gòu)和信號(hào)完整性。
標(biāo)簽： 8379E 8379 ddr2 MPC
上傳時(shí)間： 2013-11-15
上傳用戶：baitouyu
ddr2控制器一些源碼，控制時(shí)序及怎樣通過(guò)嵌入式cpu來(lái)進(jìn)行控制的實(shí)例
標(biāo)簽： ddr2 控制器 源碼
上傳時(shí)間： 2015-09-07
上傳用戶：huyiming139
ddr2 controller, verilog source code from xilinx
標(biāo)簽： controller verilog source xilinx
上傳時(shí)間： 2014-09-11
上傳用戶：lanjisu111
XAPP858 - 利用 Virtex-5 FPGA 實(shí)現(xiàn)的高性能 ddr2 SDRAM 接口數(shù)據(jù)采集 本應(yīng)用指南描述了用于實(shí)現(xiàn) 667 Mbps（333 MHz）高性能 ddr2 SDRAM 接口的控制器和數(shù)據(jù)采集的技巧。 本數(shù)據(jù)采集技巧使用了輸入串行器/解串器（ISERDES）和輸出串行器/解串器（OSERDES）的功能。
標(biāo)簽： SDRAM ddr2 Virtex XAPP
上傳時(shí)間： 2014-01-19
上傳用戶：sk5201314
TI EVMDM355 開(kāi)發(fā)板的測(cè)試程序,包括BOOT,ddr2,NAND,SD,UART,GPIO等芯片外設(shè)的測(cè)試驅(qū)動(dòng).
標(biāo)簽： EVMDM BOOT NAND GPIO
上傳時(shí)間： 2016-04-30
上傳用戶：D&L37
ddr2 的控制器，它是由LATTICE的編譯器生成。
標(biāo)簽： ddr2 控制器
上傳時(shí)間： 2014-01-21
上傳用戶：xsnjzljj
Xilinx ddr2存儲(chǔ)器接口調(diào)試代碼，主頻167Mhz，嵌入了CHIPSCORP代碼。
標(biāo)簽： Xilinx ddr2 存儲(chǔ)器接口 代碼
上傳時(shí)間： 2016-06-27
上傳用戶：CSUSheep
ddr2 controller功能控制,里面有四個(gè)模塊
標(biāo)簽： controller ddr2 控制 模塊
上傳時(shí)間： 2016-09-23
上傳用戶：luopoguixiong
ddr2 Controller ddr2 Controller
標(biāo)簽： Controller ddr2
上傳時(shí)間： 2013-12-08
上傳用戶：AbuGe
It is a first time code being developed to designers who want to get your ddr2 SDRAM on-board in Spartan 3AN Starter Kit - Diligent fully working.
標(biāo)簽： developed designers on-board first
上傳時(shí)間： 2014-11-18
上傳用戶：guanliya
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
